Enthält ein oder mehrere Unterdiagramme, oder Cases, von denen bei der Ausführung der Struktur eines ausgeführt wird. Der auszuführende Case wird durch den Wert am Case-Selektor angegeben.


icon

Bestandteile einer Case-Struktur

  • Selektorbeschriftung—Zeigt den Wert bzw. die Werte an, für die der zugehörige Case ausgeführt wird. Sie können entweder einen einzelnen Wert oder einen Wertebereich angeben. Ebenso können Sie mit Hilfe der Selektorbeschriftung einen Standard-Case festlegen.
  • Unterdiagramm(Case)—Enthält den Code, der ausgeführt wird, wenn der mit dem Case-Selektor verbundene Wert mit dem Wert in der Selektorbeschriftung übereinstimmt. Um die Nummer oder die Reihenfolge eines Unterdiagramms zu ändern, müssen Sie die Case-Struktur mit der rechten Maustaste anklicken und die entsprechende Option auswählen.
  • Case-Selektor—Gibt basierend auf den Eingangsdaten an, welcher Case auszuführen ist. Bei den Eingangsdaten kann es sich um boolesche Werte, Strings, Integer, Enums oder Fehler-Cluster handeln. Der mit dem Case-Selektor verbundene Datentyp bestimmt die Cases, die in die Selektorbeschriftung eingegeben werden können.

    • Konfigurieren einer Case-Struktur

    Ändern der Cases einer Case-Struktur

    Fehlersuche in einer Case-Struktur

    Details zum FPGA-Modul

    Die folgenden Details gelten, wenn Sie dieses Objekt in einem FPGA-VI verwenden.

    Hinweis Die folgenden Details können sich mit jeder Version des LabVIEW FPGA Modules ändern.
    SCTL (Single-Cycle Timed Loop) Unterstützt.
    Verwendung k. A.
    Timing

    Innerhalb einer Single-Cycle Timed Loop--Wenn Sie eine Case-Struktur in einer Single-Cycle Timed Loop verwenden, ist die zur Berechnung des Case-Selektors erforderliche kombinatorische Verzögerung proportional zur Breite des Selektoreingangsdatentyps und der Anzahl der Cases. Die kombinatorische Verzögerung durch Ausgangstunnel ist proportional zur Anzahl der Cases.

    Außerhalb einer Single-Cycle Timed Loop--Wenn Sie eine Case-Struktur außerhalb einer Single-Cycle Timed Loop verwenden, dauert die Evaluierung des Case-Selektors eine Taktperiode. Ausgangstunnel erfordern keine Taktperioden und enthalten niemals ein Register.
    Ressourcen Der Case-Selektor benötigt FPGA-Ressourcen proportional zur Breite des Eingangsdatentyps und der Anzahl der Cases. Ausgangstunnel erfordern FPGA-Ressourcen proportional zur Breite des Ausgangsdatentyps und der Case-Anzahl.
    Hinweise Komplexe Case-Strukturen können zu langen kombinatorischen Pfaden führen und die maximale Taktrate eines Taktbereichs begrenzen.

    Beispiele

    Die folgenden Beispieldateien sind in LabVIEW enthalten.

    • labview\examples\Structures\Case Structure\Case Structure - Selector Data Types.vi