Verschiebt x um die durch y angegebene Bit-Anzahl.

Die Standarddatentypen für diese polymorphe Funktion sind im Anschlussfeld dargestellt.


icon

Ein-/Ausgänge

  • ci16.png y —

    y bestimmt die Zahl der Bits in x, die von der Funktion gedreht werden.

    Wenn y größer als 0 ist, verschiebt die Funktion die ersten y Bits am linken Ende von x an das rechte Ende. Wenn y kleiner als 0 ist, verschiebt die Funktion die ersten y Bits am rechten Ende von x an das linke Ende.
  • cu32.png x —

    Wenn x ein 8-, 16-, 32- oder 64-Bit-Integer ist, so ergeben y, y ± 8, y ± 16, y ± 32 oder y ± 64 für jeden Wert jeweils den gleichen Ausgabewert wie y.

    Wenn x zum Beispiel ein 8-Bit-Integer ist, so ergeben y = 1 und y = 9 den gleichen Wert.
  • iu32.png x nach links rotiert um y —

    x nach links rotiert um y ist das Ergebnis der Rotation.

    Der Datentyp von x nach links rotiert um y wird durch den Datentyp des Eingangs x festgelegt.

    • In der folgenden Tabelle wird dargestellt, wie x und y beeinflussen, wie x um y nach links gedreht wird:

    yxx nach links rotiert um yKommentare
    13 (00000011)6 (00000110)Diese Funktion verschiebt das erste Bit am linken Ende (0) an das rechte Ende.
    23 (00000011)12 (00001100)Diese Funktion verschiebt die ersten zwei Bits am linken Ende (00) an das rechte Ende.
    –33 (00000011)96 (01100000)Diese Funktion verschiebt die ersten drei Bits am rechten Ende (011) an das linke Ende.

    Details zum LabVIEW FPGA-Modul

    Die folgenden Details gelten, wenn Sie dieses Objekt in einem FPGA-VI verwenden.

    Hinweis Die folgenden Details können sich mit jeder Version des LabVIEW FPGA-Moduls ändern.
    SCTL (Single-Cycle Timed Loop) Unterstützt.
    Verwendung k. A.
    Timing

    In Single-Cycle Timed Loop--Wenn Sie diese Funktion in einer Single-Cycle Timed Loop verwenden, ist die Verzögerung der kombinatorischen Logik proportional zur Anzahl der Bits in x.

    Außerhalb einer Single-Cycle Timed Loop--Wenn Sie diese Funktion außerhalb einer Single-Cycle Timed Loop verwenden, benötigt sie eine Taktperiode und verwendet ein Register.
    Ressourcen Diese Funktion benötigt FPGA-Ressourcen proportional zur Anzahl der Bits in x.