Rotiert jedes Bit in Wert ein Bit nach links (vom LSB zum MSB), fügt den Übertrag in das LSB ein und gibt das MSB aus.

Die Standarddatentypen für diese polymorphe Funktion sind im Anschlussfeld dargestellt.


icon

Ein-/Ausgänge

  • cbool.png Übertrag —

    Übertrag ist das neue niedrigstwertige Bit im Wert.

  • ci32.png Wert —

    Wert muss ein Integer sein. Es darf sich aber weder um ein Array noch um einen Cluster handeln.

  • ibool.png MSB-Übertrag (Ausgang) —

    MSB-Übertrag (Ausgang) ist das vorherige höchstwertige Bit im Wert.

  • ii32.png Wert —

    Wert ist der neue Wert.

    The data type of the output Wert is determined by the data type of the input Wert.

    • Details zum FPGA-Modul

    Die folgenden Details gelten, wenn Sie dieses Objekt in einem FPGA-VI verwenden.

    Hinweis Die folgenden Details können sich mit jeder Version des LabVIEW FPGA Modules ändern.
    SCTL (Single-Cycle Timed Loop) Unterstützt.
    Verwendung In einer Single-Cycle Timed Loop kann kein Array oder Cluster mit dieser Funktion verbunden werden.
    Timing Diese Funktion erfordert keine Taktperioden, da sie kein internes Register enthält.
    Ressourcen Diese Funktion beansprucht keine FPGA-Ressourcen, da es sich um eine reine Verbindungsoperation handelt.