Gibt TRUE aus, wenn x größer oder gleich y ist. Ansonsten wird FALSE ausgegeben. Bei dieser Funktion können Sie auch den Vergleichsmodus ändern.

Es kann ein Array oder Cluster eines bestimmten Datentyps mit einem Skalar des gleichen Datentyps verglichen oder ein Array oder Cluster mit booleschen Werten erstellt werden. Die Standarddatentypen für diese polymorphe Funktion sind im Anschlussfeld dargestellt.


icon

Ein-/Ausgänge

  • cdbl.png x —

    x der mit y zu vergleichende Wert ist

  • cdbl.png y —

    y muss vom gleichen Datentyp sein wie x

  • ibool.png x >= y? —

    x >= y? gibt das boolesche Ergebnis der Operation aus.

    Beim Vergleich von Arrays ist x >= y? im Modus "Elementsätze vergleichen" ein boolescher Wert und im Modus "Elemente vergleichen" (Standard) ein boolesches Array.

    • Details zum FPGA-Modul

    Die folgenden Details gelten, wenn Sie dieses Objekt in einem FPGA-VI verwenden.

    Hinweis Die folgenden Details können sich mit jeder Version des LabVIEW FPGA Modules ändern.
    SCTL (Single-Cycle Timed Loop) Unterstützt.
    Verwendung Wenn Sie diese Funktion mit dem Fließkomma-Datentyp mit einfacher Genauigkeit verwenden, lesen Sie den Abschnitt Verwendung des Fließkomma-Datentyps mit einfacher Genauigkeit und Entscheidung Welcher Datentyp in FPGA-Entwürfen verwendet wird.
    Timing

    In Single-Cycle Timed Loop--Wenn Sie Vergleichsfunktionen in einer Single-Cycle Timed Loop verwenden, ist die kombinatorische Verzögerung proportional zur Breite der Datentypen, die Sie vergleichen.

    Außerhalb einer SCTL--Bei Verwendung von Vergleichsfunktionen außerhalb einer SCTL dauert jede Vergleichsfunktion eine Taktperiode.

    Wenn Sie die Vergleichsfunktionen mit dem Festkommadatentyp verwenden, können sich die Überlauf- und Rundungsmodi auf das Timing auswirken.

    Ressourcen Die Vergleichsfunktionen verwenden FPGA-Ressourcen proportional zur Breite der verglichenen Datentypen.