已存档：LabVIEW FPGA​中的​周期​精确​仿真

FPGA应用程序的协同仿真提供了最高级别的抽象，让您能够直接在LabVIEW中创建和执行仿真，同时仍旧可以在后台使用复杂的第三方周期精确仿真器。

在协同仿真中，LabVIEW为被测IP提供激励，控制仿真器的执行，并捕捉响应。借助LabVIEW协同仿真，通过常规FPGA主机接口函数驱动输入和执行的主机VI取代了传统的基于VHDL的测试台。通过使用您现有的LabVIEW技能，这种测试台的抽象化提高了工作效率，同时，无需VHDL专业知识即可在LabVIEW FPGA VI上开发和执行周期精确仿真。

图1.LabVIEW FPGA中的周期精确协同仿真支持用LabVIEW编写的测试台，无需VHDL专业知识。

每个FPGA主机函数的执行决定了第三方仿真器何时执行仿真的下一部分。例如，当“写入属性节点”在LabVIEW主机VI中执行时，会将适当的激励传输至仿真器并推进仿真进行时间。一旦仿真器计算出结果，将中断运行同时等待下​一条​来自于​LabVIEW​的​控制​命令。

为了提供额外的​模拟​器​执行​​的​控制力​和​灵活​性，仿真FPGA主机接口函数选板提供了检索当前仿真时间、强制仿真等待指定时间或暂停仿真器执行等函数。

图2.仿真FPGA主机接口选板针对​第三​方​仿真​器​的执行​时间​​提供​了​更​细​分​的​控制​函数。

使用LabVIEW测试台进行协同仿真受Mentor Graphics ModelSim和Mentor Graphics Questa Advanced Simulator仿真器的支持。 

实现​周期​精确​仿真​的​第二种​方法​（即​基层​方法）​是​生成​和​输出​在​第三​方​仿真​器​中​直接​使用​的​LabVIEW FPGA​仿真。​与协同仿真相比，此方法需要一个基于HDL的测试台来提供激励、控制测试执行以及捕捉/验证输出。因此，结合LabVIEW FPGA使用此方法时，您必须熟悉HDL仿真器和VHDL。使用这种方法的优势在于，除了Mentor Graphics的ModelSim和Questa之外，还可以将这些仿真文件导入LabVIEW FPGA包含的Xilinx ISim或Vivado Simulator周期精确仿真器中。

图3.修改LabVIEW生成的测试台后，可在ModelSim、Questa、Vivado仿真器或ISim中执行周期精确仿真。

作为仿真输出的一部分，LabVIEW可生成针对FPGA应用程序定制的测试台模板文件。​在此​基础​上，​您​可以添加特定​的​VHDL​代码​用​来​适当​调整​您​的​设计。

图4.LabVIEW在仿真输出文件中生成一个VHDL测试台模板，以加速测试台的开发。

如需了解如何生成仿真文件、编辑测试台以及在Xilinx ISim或Vivado仿真器中运行仿真，请参阅分步教程：使用Xilinx ISim进行周期精确仿真。

为了在编译和部署之前高效地仿真FPGA应用程序，LabVIEW FPGA向​函数​和​周期​精确​的时序​仿真​提供​了​工具。周期精确仿真器可以​找出并行​代码​间​的​重要​信号​传输​冲突​和​相互​干扰。​传统​情况​下，​这​​需要​特殊​专业​技能​和​时间​投入，​远​超出​原始​IP​研发​的​时间。

使用Mentor Graphics ModelSim或Mentor Graphics Questa在LabVIEW FPGA中进行周期精确的协同仿真免除​了​对​VHDL​专业​技能​的​要求，同时，​通过​利用​您​现有​的​LabVIEW​技能​极大​地​减少​了​测试​台​开发​时间。

LabVIEW FPGA​自​带​一个​免费​的​周期​精确​仿真​器Xilinx ISim或Vivado仿真器（具体取决于您的FPGA设备）。但这种情况下​LabVIEW​生成​的​VHDL​测试​平台​模板​仍需要​您​有​能力​进行​进一步​修改，​从而​恰当​地​调​试​设计。

• 测试和调试LabVIEW FPGA节点
• 使用Xilinx ISim进行周期精确仿真
• 使用LabVIEW FPGA桌面执行节点
• Xilinx编译工具和NI FPGA硬件之间的兼容性