Fraunhofer 將晶圓級 MEMS 慣性感測試時間縮短了 6 倍

Bradley KeoghFraunhofer 矽技術研究所,Oliver Schwarzelbach

「這個 NI PXI 解決方案一項主要優勢,就是犧牲準確度情況提高速度,原因主要在於 FPGA 內建訊號處理功能,而且 NI SMU 量功能速度較快。」

- Fraunhofer 矽技術研究所Oliver Schwarzelbach 博士

挑戰:

縮短微機電系統 (MEMS) 慣性感測器最後階段晶圓級測試的測試時間、測試系統佔地面積與整體成本,同時保持量測品質。

解決方案:

使用 NI PXI 平台開發出一次最多能同步測試四組感測器的系統,這套系統還要能支援 1D 至 6D 慣性量測單元 (IMU) 量測,且能使用 3400 組感測器將每個晶圓的測試時間縮短至三小時以內。

Fraunhofer ISIT 公司背景

Fraunhofer Institute of Silicon Technology (Fraunhofer ISIT) 是歐洲頂尖的微電子與微系統技術研究與開發機構。其所經營的設施俱備從研究到工業生產的製造能力。 Fraunhofer ISIT 與其合作夥伴共同投入於電力電子與精密微系統的開發。他們運用精細的活動結構製造壓力、動作之類的感測器,以及生物化學分析,另也應用於各類致動器,例如閥門、掃描儀和反射鏡組件;從裝置/晶圓設計與製造到封裝技術,全都是他們的合作範疇。 元件與技術用途包括汽車、消費性電子、通訊系統、醫療器材等等。

 

經濟技術方面挑戰

MEMS 慣性感測器 (如迴轉儀與加速規) 的最後階段晶圓級測試會牽涉到參數量測 (包括量測寄生漏電電流),也與擷取共振頻率、環境壓力和機械耦合等機械特性息息相關。MEMS 慣性感測器常用於量大的消費性電子或汽車市場,因此,公司需採用具經濟效益的方式進行慣性感測器測試。

 

NI PXI 解決方案

我們使用 NI PXI-7854R 多功能 RIO 模組進行所有的機械特性量測,包括共振頻率、環境壓力以及機械耦合,以下是我們採用的設定:

  • 每個軸各配置 2 組雙類比輸出與輸入 (正弦波 + 矩形波)
  • 每個軸各配置一個設定了兩組同步解調器的現場可程式化閘道陣列 (FPGA) 
  • 使用 LabVIEW FPGA Module 撰寫峰值偵測與 AC/DC 量測及數位訊號處理演算法,並且部署內建的 Xilinx Virtex-5 FPGA LX110 (內建處理大幅縮短測試時間)

 

我們使用 4 通道 NI PXIe-4141 精確電源量測單元 (SMU) 進行所有參數量測。每個 SMU 均會量測訊號墊片之間的漏電電流。訊號會經由切換器矩陣佈線傳導至墊片。每個 NI PXIe-4141 最多使用四個 SMU 通道支援四台 1D 迴轉儀。

 

NI PXI 解決方案優勢

這個 NI PXI 解決方案有一項主要優勢,就是能在不犧牲量測準確度的情況下提高量測速度,原因主要在於 FPGA 內建訊號處理功能,而且 NI SMU 量測功能速度較快。此外,前一代測試系統必須採用多個盒式儀器,相當佔機架空間,相較之下,這套解決方案的系統成本大幅降低,佔地面積也小了許多。

平行測試四台裝置的情況下,每個晶圓的測試時間總長是 30260 秒 (8.41 小時),以測試 3400 台 DUT 而言,相當於每個晶圓的測試時間遠低於 3 小時,測試時間比前一代測試系統縮短了將近 6 倍。此外,若未來需要進行更多平行測試,這套系統也能再增加四個平行測試站,擴充調度相當靈活。

 

作者資訊:

Bradley KeoghOliver Schwarzelbach
Fraunhofer 矽技術研究所
Oliver.schwarzelbach@isit.fraunhofer.de

表 1. 每晶圓 3400 台受測裝置 (DUT) 的 1D 迴轉儀測試結果