エンベロープトラッキングの基本とテストソリューション

PAは、ゲインが圧縮される箇所で、ピーク出力電力での動作時に最も効率が高くなります。一般的なW-CDMA/HSPA+/LTE PAの場合、ピーク出力電力での動作時に最大50パーセントの電力効率が実現可能です。ただし、W-CDMAやLTEといった最新の通信規格では、ピーク対平均電力比（PAPR）が上昇する変調信号を使用しているため、効率は大幅に低下します。さらに、アンプの振幅応答は圧縮時に非線形性が強くなるため、PAPRによって出力電力は通常ピーク電力から低下します。LTE波形の場合、PAPRは7 dBまたは8 dBにもなることがあるため、PAは最適値をはるかに下回る平均出力電力で動作することになります。

アンプのPAEの改善には、デジタルプリディストーションなど複数のテクニックが利用できますが、中でも商用PAベンダの間で人気が高まったのがETです。実際に基地局では、効率向上のためだけでなく、熱として放出されるエネルギーの冷却要件削減のため、10年以上前からETを採用しています。

ETの基本となる原理は、アンプを極力圧縮状態で稼働させるということです。このテクニックは、電源電圧の変化に伴い、ピーク効率のポイントとピーク出力電力のポイントも変動するという事実を利用したものです。図1では、この点をわかりやすく説明するため、複数のV_cc値の出力電力の関数としてPAEを表示しています。ピーク効率の出力電力は、V_ccの上昇に伴って向上することがわかります。

図1 V_ccで比較したPAE vs. P_out

ETの基本概念は、瞬時出力電力を最適なV_cc値にマッピングして、アンプが圧縮の末端に存在する時間を最大限にすることです。このアンプのETを使用した理論上のPAEを、図1に緑のラインで示しています。図が示すとおり、固定の電源電圧を使用する場合は、効果的なPAEは実際のPAEよりはるかによくなっています。このデータに基づき、出力電力をPAEで最適化したV_cc値（図2を参照）にマッピングしたシンプルなルックアップテーブルを作成できます。V_cc信号の下限値は1 Vになっていることがわかります。この範囲は帯域幅を示すもので、これについては後に説明します。V_cc信号を変調してPAEを最大化するという考えは理論上はいいのですが、現実に実行するのは簡単ではありません。出力電力に応じたV_ccの変動により、V_ccの変化に伴ってアンプのゲインが大幅に変動し、その結果AM-AM歪みが増大します。このような効果は、V_ccレベルの範囲を狭めることで軽減できますが、設計におけるPAEとAM-AM歪みのトレードオフにつながります。DPDアルゴリズムをベースバンドRF波形に適用して、ETによって生じる歪みを補正することもできます。

図2 最適なV_cc vs. 電源出力ルックアップテーブル

図1に示すPAE結果は、連続波信号に基づいたものです。それらの値と特定波形の電源P（P_out）の確率密度関数（PDF）を使用して、式1に示すように変調信号のPAEを予測することができます。

図3は、この式で使用するため、平均RF電力が0 dBmのテストケース1 W-CDMA波形のPDFを示します。この波形を特定の平均出力電力にシフトすることで、この特定の変調信号によりアンプの効率を予測することができます。

図3 テストケース1 W-CDMA PDF.

この計算では、PAEをランダム変数として扱い、PAE vs. P_outの計測は静的であると仮定します。つまり時間の経過によって変動しないということです。図3に示す計算によってPAEの近似値が得られますが、実際のPAEは、アンプに存在するメモリ効果と温度によるゲインの変動のために、時間とともにわずかに変動することがあります。図5は、固定のV_ccにおけるテストケース1 W-CDMA変調波形のPAEの計測値 vs. 計算値と、理想的なV_cc変調器を仮定したET条件における予測PAEを示しています。予測値と計測値のPAE曲線は非常に近似しており、高出力電力で初めて分岐します。この相違の主要な原因として、PA内のメモリ効果が考えられます。 理想的なET電源のPAE予測値（緑の曲線）と固定電源のPAE計測値（青の曲線）を比較すると、理論上ETは広い出力電力範囲にわたって倍の効率を実現できることがわかります。

図4 テストケース1 W-CDMA波形での固定およびET V_ccのPAE計測値と理論上のPAE

ETを行えばかなりの効率向上が確実ですが、ETのPA設計には多くのトレードオフが関わることも覚えておく必要があります。実際に、1つのパラメータを最適化すると、システム内の他のパラメータでのトレードオフが生じます。そのため、ある特定の出力電力に最適な V_ccレベルを選ぶ設計プロセスは、反復性が高く、設計判断をすばやく確実にテストできる能力が求められます。

ETテストは、すでに複雑なシステムにさらに別の要素を付け加えます。PAが正しくETスキームを実装するためには、RFベースバンド波形と電源電圧の慎重な同期が必要となります。図5に示すように、一般的なETテストシステムでは、RF信号発生器/アナライザ、PAを制御するための高速デジタル波形発生器、アンプに電力供給するための電源を使用します。

図5 一般的なETテストのセットアップ。

ETにおける難題で特に顕著なのが、電源波形に高帯域が必要となる点です。包絡線波形の帯域幅要件は、RF波形の場合に比べ通常はるかに広くなります。この現象を分析するため、図2に示すV_cc vs. P_out LUTとLTE 10 MHz帯域信号を考慮します。図6は、PAEが最適化されたV_cc波形と、対応するLTE信号の関連の電力 vs. 時間プロットを示しています。スペクトル解析は、V_cc波形の帯域幅がRF波形の3倍以上であることを示しています。高帯域要件には2つの要因があります。まず、V_ccはRF振幅の関数であること、2つ目として、図2に示すように、LUTで指定された下限値によってクリッピングが生じるという点です。

図610 MHz LTE信号の10 V_ccとPvT

20 MHｚのLET波形の場合、図7の結果に示すように、V_cc波形は少なくとも60 MHzの帯域幅となります。さらに、広帯域DPDが適用される場合では、V_cc波形の帯域幅要件は多くの場合実際のRF信号の帯域幅の最大5倍となります。次章で説明しますが、任意波形発生器（AWG）は広帯域に対応できるだけでは十分でなく、時間分解能が優れていることも必要です。

図7 10 MHz LTE波形のスペクトルとPAEが最適化されたV_cc

電源電圧における2つ目の難題は、AWGはPAに電力を供給するのに十分な電流を供給できず、電源はETに求められる帯域幅がないという点です。この問題の解決には、図5に示すように、DC電源とAWGからの変調V_cc信号で駆動するパワーモジュレータによってPAを稼働させます。

ETテストの難題の中でも最も難度の高いのが、RF信号発生器とAWGの間での計測器の同期を確実に行うことです。PAのPAEの最大化は、入力電力に基づいて最適なV_cc値を選ぶ際に行われますので、それらの計測器間で同期が正しく行われていないと、V_ccが特定の出力電力に対し高すぎまたは低すぎとなります。

V_cc波形によってRFが遅れるとどうなるか考えてみます。波形がピークパワー出ない時、パワーモジュレータはデバイスに十分な電力を供給することができません。その結果、RF出力は望ましい出力電力の数dB下で切り取られます。また、波形ピークの直後、パワーモジュレータはアンプに必要な電力よりはるかに多い電力を供給するため、効率が損なわれます。似たような状況は、V_ccがRFに対して速すぎる場合にも発生します。RF信号発生器とAWGは単に同期するだけでなく、その同期が反復的なものでなくてはなりません。

計測器の同期は、ETテストのセットアップにおいて極めて重要な仕様です。同期要件が厳しいため、ETテストの難題解決にはPXIプラットフォームが適しています。PXIテストシステムでは、クロック/トリガの配電線を複数備えたシャーシバックプレーン経由で、モジュール式計測器が相互接続されています。このように1つのシャーシで統合することで、計測のセットアップが簡素化されシステムの同期性能が向上します。

ET PAは通常、RF信号発生器とV_ccの同期ジッタが1 n秒未満のときに動作する必要があります。そのためには、テストセットアップができれば100 ps程度など、かなり優れている必要があります。PXIでは、‘T-Clock’バックプレーン同期ルーチンを使用することで、緊密な同期を実現できます。‘T-Clock’とは、全てのデバイスが生成を同時に開始するように、サンプルクロックと開始トリガを調整するメカニズムです。例えば、NI PXIe-5451 AWGとNI PXIe-5644Rベクトル信号トランシーバは最大同期ジッタが50 ps未満でベンチマークされていますので、この要件に適合します。

RF信号発生器とAWGの同期は、難題の半分に過ぎません。変調されたV_cc信号とRF波形は、別の経路を通ってアンプに到達するため、遅延も異なります。そのため、変調された電源とRF信号をアンプにおいてナノ秒未満のスキューでアラインするには、RF信号に対しV_cc波形をプログラム的に遅延または前進させることも重要です。

RF信号に対しV_cc信号をAWGサンプルの整数倍で遅延させるには、生成スクリプトの開始時に「待機」サイクルを挿入するのが最もシンプルな方法です。より高精度な遅延を加えるには、デジタルフィルタを使用して、RF波形をベクトル信号トランシーバのFPGA上でソフトウェアまたはハードウェアでシフトすることができます。ハードウェアソリューションには、同等のソフトウェアフィルタに比べはるかに高速で時間シフトを実行できるため、AWGとベクトル信号トランシーバの間の最適なアライメントを特定するのにかかる時間を短縮できるというメリットがあります。400 MS/秒の公称V_ccサンプルレートで、ピコ秒単位の分解能の任意遅延が実現できます。

この計測セットアップに必要なもう1つのテスト機器は、電源供給と計測が可能な電源です。PAで求められるスルーレートが高いため、このアプリケーションでは通常標準のソースメジャーユニット（SMU）よりもバッテリシミュレータがよく採用されます。場合によっては、1.8 Vで最大26 MHzのパターンを生成できる高速デジタル波形発生器も、MIPI可能なPAのデジタル制御に必要となることがあります。

V_ccとRF信号の同期を最も直接的に検証するには、広帯域デジタイザを使用する方法があります。この例では、NI PXIe-5644Rベクトル信号トランシーバとNI PXIe-5451 AWGは、2.5 GS/秒デジタイザの2つのチャンネルに接続されています。ベクトル信号発生器は、図2に示すV_cc vs. P_outのLUTを使用して、800 MHｚで10 MHzのLTE FDDアップリンク波形を生成します。初期の実行では、両方の計測器内におけるパイプラインとDSPの遅延により、2つの波形は約1 µ秒同期がずれています。前セクションで説明した遅延アルゴリズムを使用すると、待機サンプルとサブサンプル遅延を組み合わせることで両波形をアラインすることができます。

図8は、RF波形と同等の振幅になるようスケールされたV_cc波形の結果を示しています。グラフには、アラインされた2つの波形が表示されていますが、さらに重要なのは、後続のアプリケーション実行の間、システムの電源を入れ直した後でさえ、この関係が保持されるという点です。

図8 PAEが最適化されたV_cc追跡RF

高速デジタイザは、アンプの入力において2つの波形のアライメントを視覚的に検査するのに便利ですが、アンプのパフォーマンスの計測は行いません。同期の重要性について前セクションで説明したとおり、V_ccとRFがアライメントされていないことで、アンプの線形性が大きく損なわれます。そのような理由から、隣接チャンネル電力（ACP）計測を使用して、V_ccとRFの最適なアライメントを評価することも可能です。ACPの劣化量はデバイスにより異なりますが、同期が最適な状態に校正されている場合、RF信号アナライザを使用することで、この計測を大幅に改善できると考えることができます。

これまでの10年ほどで、携帯電話の基地局に使われているETは、パワーアンプの効率を向上させ、熱として放出される廃エネルギーのための冷却要件を軽減することが可能となりました。無線規格が進化を続ける中、モバイルハンドヘルドデバイスのメーカーは、その同じメリットのためにETを活用しようとしています。ETを利用すると、従来型の固定電源に比べかなりの電力が節約できバッテリ寿命も延びますが、PA開発者やテストエンジニアには大きな難題をもたらします。ここで紹介したPXIベースのテストソリューションは、計測のあらゆる難題に対処できる上、計測結果に基づいて非常に魅力的なET PAテストソリューションとして利用できます。

• NI PXIe-5644Rベクトル信号トランシーバの詳細情報
• NIのRF製品の詳細情報

本稿はMicrowave Journalの2013年6月号に掲載されたものです。Microwave Journalの許可を得て掲載しています。