NI PXI-655xデジタル波形発生器/アナライザをECLロジックファミリに接続する

生成

接続性を考えた場合、ECLレシーバとの通信を確立するためのパターン生成が最も簡単な方法は、シングルエンド相互接続です。ECLは従来差動規格ですが、シングルエンド構成も幅広く、一般的に使用されています。この構成では、シングルエンド信号が差動ECLレシーバの正の入力に接続します。負の入力は、図1に示すようにシングルエンド信号の振幅の中点でDCレベルに接続します。このため、多くのECLレシーバは、電圧基準ピン（通常V_BBまたはV_TTと呼ばれる）を提供します。ON Semiconductor MC100E116は、約–1.3 VのV_BB電圧を提供します。ナショナルインスツルメンツでは、厳しい環境下を除くほとんどの環境において、ECLへの接続にシングルエンドECLを使用することを推奨しています。

図1. シングルエンド接続の電圧振幅

シングルエンド構成は簡単に実装できます。図2に示されるように、ECLレシーバへの単一接続のみが必要で、追加の終端は必要ありません。この接続には、SHC68-C68-D2ケーブルおよびCB-2162端子台を使用することを推奨しています。

図2. V_BBがある標準シングルエンドレシーバ

シングルエンド構成を使用すると、通常の環境下で安定した結果を得ることができますが、差動データ転送のような多くの利点を活用できません。例えば、発生するノイズやシステムクロストークに対応するためのコモンモード除去が回路に存在しません。また、ECLレシーバの負の入力で発生するバイアス電圧が安定していることを確認する必要があります。この電圧の僅かな変動やリプルにより、ECLレシーバでジッタが発生する場合があります。さらに、レシーバでの電圧差が中点（バイアス）とシングルエンドラインの間であるため、単一のインタフェースウィンドウは差動構成の半分になります。

図2のとおりにシステムを接続した後、NIデバイスの生成電圧レベルを構成する必要があります。これらの電圧レベルの設定方法を決定するには、ECLレシーバのデータシートを参照してください。NIデバイスの生成電圧HIGHをレシーバのデータシートより標準のV_IHパラメータに設定します。その後、NIデバイスの生成電圧LOWをレシーバのデータシートより標準のV_ILパラメータに設定します。MC100E116の場合、V_IHは0.88 V、V_ILは-1.475 Vです。図3は、PXI-655xのドライバソフトウェアであるNI-HSDIOを使用したLabVIEWコードで、生成電圧をプログラムする方法を示しています。

[+] 画像を拡大
図3.シングルエンドECL生成のサンプルコード

集録

集録の場合、ECLドライバの正の出力端子をPXI-655xのDIOチャンネルに接続します。この接続は、信号がケーブルに入る前にECLドライバで終端される必要があります。この終端方法では、PXI-655xの入力インピーダンスを10 kΩに設定でき、より低い50 Ω設定で発生する分圧による影響を回避することができます。この接続をおこなう方法については、以下の図4を参照してください。伝送ラインの前に抵抗が追加され、ケーブルと一致するためにソースインピーダンスが50 Ωに増加されます。出力ステージのエミッタから流れる電流対してパスを提供するには、220 Ωの抵抗が必要です。抵抗値は、ECLドライバの電力制限により異なります。

図4. シングルエンド集録接続

図4のとおりにシステムを接続した後、アプリケーションでNIデバイスの集録電圧レベルを構成する必要があります。このアプリケーションでは、集録電圧HIGHおよびLOWの両方がECL信号振幅の中点で同じレベルに設定されています。これらの電圧レベルの設定方法については、ECLドライバのデータシートを参照してください。

NIデバイスの集録電圧HIGHおよび電圧LOWを、ECLドライバのデータに記載されるV_OHとV_OLパラメータの中点に設定します。MC100E116の場合、これらの電圧はそれぞれ-0.95および-1.745 Vです。これらの値の場合、NIデバイスのしきい値は((-0.95) + (-1.745))/2 = -1.3475 Vになります。PXI-6552の電圧分解能が10 mVであるため、-1.35 Vに切り上げます。50 Ωで終端する場合、『NI デジタル波形発生器/アナライザヘルプ』に詳細が記載される分圧効果により、電圧を調整する必要がある場合があります。また、このような低い抵抗値で終端を行うと、ECLデバイスが所定の電力制限を越えて動作する原因となります。図5は、この電圧レベルでPXI-655xをプログラムできるLabVIEWのサンプルコードを示します。

図5.シングルエンドECL集録のサンプルコード

まとめ

利点

• PXI-655xモジュールの最大チャンネル数の使用が可能
• 低電力
• 回路との接続が容易

欠点

• 低耐ノイズ性
• 低感度なレシーバ
• 高ジッタ、位相誤差、デューティーサイクルの歪み
• 縮小信号インタフェースウィンドウ – レベル間の代わりに中点-レベルの差を使用
  
  

ECLデバイスに接続する2つ目の方法は、PXI-655xの2つのチャンネルを使用して差動信号をシミュレートします。この方法でパターンを生成する場合、PXI-655xは情報の各ビットに対して2チャンネルから常に生成し、2チャンネルは互いに逆になります。図6は、この接続を示します。QとQ*はPXI-655xの異なる2つのチャンネルです。シングルエンドECL構成の場合で振幅の半分ですが、この方法ではECLレシーバは、全電圧振幅を比較することができます。差動ECL構成をプログラムする方法はシングルエンドと同じですが、単一の伝送ラインを示すチャンネルで各ペアの1チャンネルに逆数を書き込む必要があります。

図6. 標準差動ECL接続

PXI-655xでは、シングルエンド信号の集録のみが可能であるため、2チャンネルでのデータ集録の利点は活用できません。シングルエンドECLの集録セクションの説明に従ってデバイスを接続してください。

まとめ

利点

• 高コモンモードノイズ除去
• より優れたレシーバの感度
• 低ジッタ、位相誤差、デューティーサイクルの歪み
• より大きな信号インタフェースウィンドウ

欠点

• 各PXI-655xで10ラインのみ使用可能
• 高電力
• 複雑な接続
  
  

PXI-655xでECL信号を生成する方法に、ON Semiconductor MC100H602または電気的に類似するデバイスなど、シングルエンドのTTLレベル信号をECL信号に変換する外部ICの使用があります。生成および集録用にHIGHおよびLOW電圧レベルを個々に選択する代わりに、NI-HSDIOから定義済みのロジックファミリを選択できます（図7を参照）。

[+] 画像を拡大
図7. TTL-ECL変換器を使用するサンプルコード

まとめ

利点

• コモンモード除去およびパルス幅歪み観点から最適なECL信号整合性を提供
  
• ECL変換器からECLデバイスへのカスタム相互接続
• 多くの製造元による幅広い変換チップが利用可能なため、ECLインタフェースで希望する価格/性能が選択可能

欠点

• 専用インタフェース回路を設計および作成する必要がある
• インタフェース回路に追加の電源が必要な場合がある
• インタフェース回路によりシステムのコストが増加

関連リンク

NIデジタル波形発生器/アナライザヘルプ