NI LabVIEW FPGA的新功能
NI LabVIEW 8.6的新功能
NI LabVIEW 8.5的新功能
NI LabVIEW 8.2的新功能
NI LabVIEW 8.0功能
NI LabVIEW 7.1功能
NI LabVIEW 8.6的新功能查看 "NI LabVIEW FPGA 8.6的新特性"网络教程 增强型行为级仿真用户如需进行更为高效的开发，可采用增强型行为级仿真来执行开发计算机上的代码，并在编译之前验证功能。此外，NI LabVIEW 8.6能够帮助用户通过LabVIEW程序，将测试矢量或交互值植入现场可编程门阵列(FPGA)中的输入I/O节点。捕捉FPGA的输出以验证和视觉化FPGA的行为，在主机上运行就如同在开发计算机的FPGA上运行一样，获得仿真FPGA和主机代码之间的模拟寄存器与DMA传输。借助这些新功能，用户可创建面向FPGA代码的测试平台，并且无需总是在编译后检查逻辑功能，即可仿真整个系统。 
FFT和其它新型IP
在NI LabVIEW 8.6中，用户可在FPGA上实现带窗FFT。这是用户需求最为迫切的功能；而NI现已推出可定制型IP核，用以进行FFT、逆FFT、多个面元大小和多个吞吐量设置。NI现在还推出：有理分式重采样、除、平方根、自适应滤波器和定点溢出处理函数。 定点支持如今，几乎所有FPGA函数输入都支持定点数据类型。这其中包含针对DMA、内存、滤波器、PID、FFT和所有算法的支持。此外，用户可借助定点数据类型选择性地在连线上添加溢出位。未来，NI将继续改进定点支持，以配合资源受限的对象，解决这一工程领域特有的难题。 组件级IP (CLIP)组件级IP能够方法新颖地对硬件描述语言(HDL)所编写的外部IP，进行导入和使用。接受了CLIP实例化的应用可与LabVIEW程序框图同时运行，用户可通过自行创建的I/O节点与应用实现通信。用户可借助某些硬件目标，采用CLIP，实现与I/O管脚的直接通话。CLIP函数进一步开启了FPGA平台以容纳各种类型的IP，而这些IP能更好地并行执行，而不是像当前HDL节点那样，以数据流形式运行。 NI LabVIEW 8.5功能FPGA项目向导新型FPGA项目向导能够结合FPGA终端和经配置即可用于编程的I/O，创建完整的LabVIEW项目。由于FPGA项目向导能够直接链接至现有FPGA向导，用户可快速生成功能代码，并应用于模拟和数字I/O、计数器、正交编码器测量。新型DMA选件通过强化了FPGA项目向导，从而实现着FPGA和主机代码生成。
控制, 滤波和信号生成IPNI LabVIEW FPGA模块8.5将新型IP纳入FPGA模板以及功能增强的现有IP，以此提升FPGA上的资源利用率。
模块化和代码再利用功能I/O名称控件 - 将I/O节点、方法和属性置入通过连线指定I/O项的子VI中。 时钟控件 - 使用连线，指定在某个单周期定时循环内所对应使用的时钟（如：板载时钟或分频后的时钟）。
增强型反馈节点 - 反馈节点可放置于程序框图的任何位置，以脱离循环结构。反馈节点对状态存储和流水线操作意义深远，现已在包括子VI的各个区域运行使用。 NI LabVIEW状态图模块NI现在能够通过其他途径，对FPGA进行图形化编程。许多设计师更喜欢用状态图代表自身希望创建的系统。本款支持LabVIEW FPGA的新型模块，不仅能帮助设计师通过状态图代表基于FPGA的系统，还能帮助设计师借助相同视觉范例开展编程。 前沿性支持用于定点数据类型NI LabVIEW中的新型定点数据类型，特别适合FPGA编程。过去的NI LabVIEW FPGA仅支持整数。然而，面向新型定点数据类型的支持，可帮助工程师在FPGA编程时纳入分数和任意字宽数据类型。NI LabVIEW 8.5可向少数的本原性数学和比较函数提供定点支持。今后发布的版本可能会扩展这一重要数据类型的相关支持。 NI LabVIEW 8.2的新功能FPGA数学和分析IPNI LabVIEW FPGA模块8.2中的新型本地分析函数，可帮助用户重复利用代码以实现基础信号处理，并控制FPGA的常用功能。本款新型IP包含:
FPGA向导借助FPGA向导，用户能够设计出面向智能DAQ应用程序的FPGA I/O和定时。本款基于配置的向导，可帮助用户选择FPGA设备和主控VI之间的定时与同步。在选择定时之后，用户即可配置模拟、数字、计数器或正交编码器I/O。配置一经完成，用户即可保存配置并生成基本FPGA代码和主机代码。之后，用户可整合额外代码，以构建完整的应用功能（如：控制算法、记录数据、数据组网）。
新型内存VI目前，新型内存读写接口可帮助用户访问1百万门设备上共计80 KB内存和3百万门设备上共计190 KB内存。内存存储的数据有助于用户进行波形发生或数据记录，其效率远高于使用FPGA门的数组。 NI LabVIEW 8.0功能LabVIEW项目借助LabVIEW项目，用户既能够同时部署并打开NI LabVIEW（Windows版）、NI LabVIEW FPGA模块、NI LabVIEW实时模块和其它NI LabVIEW模块中的VI，又能够开发NI LabVIEW FPGA应用程序。如下所示，用户可通过LabVIEW项目，对下列各项FPGA资源进行创建和管理:
DMA数据传输NI LabVIEW FPGA模块8.0的DMA功能，消除了FPGA设备和主机之间的吞吐限制。尽管可重配置I/O (RIO)设备上的FPGA能够在高达20 MHz的时钟率下运行，但缺乏DMA时的最高流盘速度只有大约1 MB/s。NI LabVIEW FPGA模块8.0执行着所有NI R系列和CompactRIO设备上的DMA；因此与其它应用相比（如：采用中断请求的应用），FPGA和主机应用程序之间的流盘速度至少提高了20倍。 DMA在主机上提供直接的数据至RAM链接。依赖主机处理器将设备中的数据写入主机，经常引发时滞并产生数据传输中的瓶颈问题。中断请求还耗用了处理器的时钟周期并增加了主CPU上的整体负载。NI LabVIEW 8的用户无需通过CPU，即能更为有效地实现主机与设备之间的数据传输，从而创建面向各类应用的高性能数据采集系统。 使用DMA之前，需要简单创建2个内存缓冲——一个内存缓冲位于FPGA设备的内存中，另一个内存缓冲位于主机处理器的内存中；之后，LabVIEW便能有效而透明地在PCI总线上传输数据。NI LabVIEW FPGA模块8.0可以通过为DMA配置FPGA FIFO实现对DMA内存进行读写，也能通过主机端FPGA调用方法，来创建或读写主机内存。DMA极大地增强了RIO硬件，从而实现着缓冲智能数据采集、数据通信设备流盘、车载数据采集、在线机器状态监控等诸多应用。
拖放式FPGA I/ONI LabVIEW FPGA中特定的设备I/O函数，有助于用户快速访问RIO设备I/O。（然而，本文中提及的NI LabVIEW FPGA函数选板专用于FPGA执行目标；另外，函数选板中包含的函数只有在向FPGA设备或FPGA仿真设备进行开发时才会出现。）NI LabVIEW FPGA模块能够对NI RIO硬件上的模拟和数字I/O进行直接的单点访问。NI LabVIEW 8.0 FPGA模块有助于用户将LabVIEW项目窗口处的I/O，直接拖放至FPGA VI的程序框图。 NI LabVIEW FPGA模块提供诸多设备I/O函数, 包括:
NI LabVIEW 7.1功能单周期定时循环LabVIEW定时循环结构根据指定的周期执行循环。定时循环适合开发：支持多种定时功能的VI、精确定时、循环执行时返回值生成、动态改变定时功能或者多种执行优先级。阅读教程，了解定时循环的更多信息。LabVIEW FPGA单周期定时循环作为专门的定时循环，可帮助用户像进行手工编码的HDL编程一样，高效（就速度和空间而言）开发LabVIEW FPGA应用。单周期定时循环类似于VHDL中的定时处理。循环内的所有LabVIEW代码均为FPGA的组合逻辑；其中的输入源自数字输入函数、输入控件或左侧的移位寄存器等组件，而输出则源自数字输出函数、显示控件或右侧的移位寄存器等组件。用户能够轻松利用单周期定时循环——其使用方法与标准While循环相同。 单周期定时循环确保：循环中的全部代码能在一个时钟周期(25 ns)内执行完毕。尽管单周期定时循环具有某些限制（例如：须保证该类循环中的所有代码能够在一个时钟周期内执行完毕），然而用户却可以通过单周期定时循环，获得极为有效的代码，进而执行数字I/O和简单的逻辑与信号处理。了解NI LabVIEW FPGA中的单周期定时循环函数和I/O节点。 HDL接口节点用户可借助HDL接口节点，将现有HDL IP直接集成至LabVIEW FPGA VI，并将该代码作为NI LabVIEW中一个功能模块的代表。之后，用户便能在相同的应用程序中，或在其它使用相同功能模块的应用程序中，重复利用该代码。用户如需在FPGA VI中使用HDL代码的模块，则既可以将VHDL代码直接输入HDL接口节点，也可以参考外部.vhd文件，而无需在LabVIEW中重写代码。
集成自定义VHDL的LabVIEW程序框图 |
NI LabVIEW FPGA模块的每一轮发布都包含：使用新特性、FPGA IP或函数、性能改进、计划的缺陷修正等内容。
控制 - PID工具包内的FPGA比例积分微分(PID)函数，现在能够与多通道配合使用，以便用户将一系列的通道输入FPGA中相同的PID逻辑函数中。此项改进对高通道数应用尤为重要。1百万门对象的可能通道数由8条增至256条。此外，单通道平台的运行速度提升了3倍，占用的FPGA资源却不足20%。
滤波 - 所有滤波器还与多条通道兼容。此外，NI LabVIEW FPGA中的新型陷波滤波器(notch filter)，构建起现有巴特沃思(Butterworth)高通与低通滤波器。
信号生成 - 除了现有的正弦发生器以外，NI LabVIEW FPGA目前还提供方波发生器和噪声发生器（高斯白噪声）。
