了解时钟信号的数字定时以及抖动、漂移、上升时间和下降时间、稳定时间、迟滞和眼图等常见术语。
发送数字信号时,会发送0或1。但是,与不同设备进行通信时,定时信息需要与发送的位相关联。数字波形作为时钟信号的参考。您可以将时钟信号视作一个指挥者,它为数字系统的各个部分提供定时信号,以便在精确的时间点触发每个进程。
时钟信号是具有固定周期的方波。周期是指从一个时钟边沿到下一个同类时钟边沿之间的时间间隔;最常用的测量方式是从一个上升沿到下一个上升沿之间的时间间隔。时钟的频率可通过时钟周期的倒数来计算。
图1: 数字波形作为时钟信号的参考,其中时钟信号具有固定周期,可在数据传输期间同步数字发射器和接收器。
时钟信号的占空比是指在波形周期中波形处于逻辑高电平的百分比。图2所示为具有不同占空比的两个波形。可以看到,占空比为30%的波形处于逻辑高电平的时间短于占空比为50%的波形。
图2:信号的占空比是指波形处于逻辑高电平的时间百分比。
时钟信号用于在数据传输过程中同步数字发射器和接收器。例如,发射器可使用时钟信号的每个上升沿发送数据位,接收器则可使用同一时钟读取数据。这种情况下,设备的确定边沿为上升沿(从低电平到高电平)。对于其他设备,则为下降沿(从高电平到低电平)。时钟的确定边沿也称为有效时钟边沿。数字发射器在每个有效时钟边沿触发新的数据采样,而接收器在每个有效时钟边沿进行数据采集。较新的设备开始同时使用时钟的上升沿和下降沿;此类设备称为双倍数据速率(DDR)设备。实际上,数据传输在确定边沿上有短暂的延迟;这种延时称为时钟到输出时间。
当接收器对数字线路上的数据进行采样时,需要注意两个定时参数以便可靠地接收数据。建立时间(ts)是指数据连续处于有效逻辑电平且接收器准备好接收输入信号所需的时间。保持时间(tH)是指接收器采样后,数据发生变化前需要保持在原有状态的时间。建立时间和保持时间在接收器时钟的确定边沿附近可形成稳定的窗口,以使接收器能可靠地采样数据。图3所示为上升沿时钟信号相对应的建立时间和保持时间。通常,数字信号在电源轨迹之间转换电压。因此,时间参考标记位于信号边沿的中点。
图3:信号的占空比是指波形处于逻辑高电平的时间百分比。
在数字系统中,定时是最重要的因素之一。数字通信的可靠性和精度取决于定时质量。然而,现实与理想并不一致。以下是一些常用的术语和方法,可帮助您更好地理解特定数字信号的定时。
抖动是事件理想定时与实际定时之间的偏差。为更好地理解这个概念,假设您正在发送一个数字正弦波并将其绘制在坐标图纸上。每一方格对应一个时钟脉冲;因为垂直线为等距,最终我们得到一个完美的周期性时钟信号。您在每个时钟脉冲上都会获取3个数据点并将各点绘制在坐标纸上。由于具有周期性,其最终会得到一个精准的正弦波。
图4:周期性采样时钟可使数字系统正确、精准地进行通信。
现在,假设这些垂直线并非等距。这将减弱时钟信号的周期性。绘制数据时,由于数据的间隔不同,因此看上去并不正确。
图5:如果时钟信号发生抖动,则会导致数字波形失真。
如图5所示,时钟信号转换间距并不不均匀;这就是时钟抖动。虽然上图的抖动量有些夸张,但它确实显示了抖动的时钟会以不均匀的间隔触发采样。这种不均匀性会让试图记录和再现的波形失真。
现在来了解只有1和0的数字信号的抖动情况。请记住,抖动是事件理想定时与实际定时之间的偏差。观察单脉冲,抖动是边沿定时从实际信号到理想时间位置的偏差。
图6:单脉冲抖动是边沿定时的偏差。
抖动通常从参考信号的过零点处测量。它通常来自于串扰、同步转换输出和其他经常发生的干扰信号。抖动随时间而变化,因此抖动的测量和量化可以是在秒级抖动范围内通过示波器进行目视估算,也可以是按统计学方法进行测量,比如标准差随时间的变化。
另一个常见的定时问题是漂移。当发射器的时钟周期与接收器的时钟周期略有不同时,就会发生时钟漂移。起初,这可能没有太大影响。然而随着时间的推移,两个时钟信号之间的差异可能会变得明显,并导致同步失败和其他错误。
从理论上讲,即使存在漂移,数字信号从0变为1时也只是瞬间发生。然而实际上,信号在高电平和低电平之间转换需要时间。上升时间(trise)是指信号从低电平变化至高电平,即从电压的20%升至80%所需的时间。下降时间(tfall)是指信号从低电平变化至高电平,即从电压的80%降至20%所需的时间。
图7:上升时间和下降时间表示信号电压在低电平和高电平之间变化的时间长度。
此外在实际情况中,信号很少会达到某个电压电平后就一直保持不变。当信号实际在边沿后超过电压电平时,该峰值失真称为过冲。如果信号在边沿前超过电压电平,该峰值失真称为前冲。如果在边沿之间,信号漂移低于电压电平,则称为下冲。
图8:过冲、前冲和下冲统称为偏差。
过冲、前冲和下冲统称为偏差。偏差可能是由电路板布局、端接不当或半导体设备本身的质量问题引起。
数字信号达到某个电压电平后,会有小幅跳变,然后稳定在一个较恒定的电压上。稳定时间(ts)是放大器、继电器或其他电路达到稳定工作模式所需的时间。在数字信号采集过程中,全幅跳变稳定时间是指信号达到一定精度并保持在该范围内所需的时间。
图9:稳定时间是信号达到特定精度并保持在该范围内所需的时间。
迟滞是指从逻辑低电平到逻辑高电平的转换与从逻辑高电平到逻辑低电平的转换之间可检测到的电压电平差。此差值可通过输入低电压减去输入高电压来计算。
图10:迟滞是指在两个逻辑值相互转换之间检测到的电压电平差。
迟滞是一个有用的数字设备属性,因其可以过滤掉数字系统中的部分高频噪声。这种噪声的产生通常是由于逻辑电平转换时的高边沿速率反射,如果仅单个电压阈值可以确定逻辑状态的变化,则可能导致数字设备产生错误的转换检测结果。如图11中所示。第一个采样获取逻辑低电平。第二个采样同样获取逻辑低电平,因为信号尚未超过高电平阈值。第三和第四个采样为逻辑高电平,第五个采样为逻辑低电平。
图11:迟滞可以过滤掉数字系统中的部分高频噪声。
对于具有固定电压阈值的设备,系统的抗噪裕度(NIM)和迟滞取决于所选的系统组件。系统NIM和迟滞都可为系统提供一定水平的抗噪能力,但对于特定的逻辑系列,始终需要在这两者之间进行权衡:迟滞越大,NIM越小,反之亦然。如需确定如何设置电压阈值,应仔细检查系统的信号质量,以确定是否需要提高在高逻辑电平和低逻辑电平下的抗噪能力(更大的NIM)或提高逻辑电平转换时的抗噪能力(更高的迟滞)。
偏斜是指时钟信号在不同时间到达不同组件。不同于漂移,时钟信号具有相同的周期;只是在不同的时间到达。这可能由多种因素引起,包括导线长度、温度变化或输入电容的差异。通道间偏斜通常是指设备上所有数据通道的偏斜。获取采样时,每个数据通道的采样时间点与其他每个数据通道的采样时间点各不相同,但是每次时间差都会处在一个很小的窗口时间范围内,这个窗口时间范围称为通道间偏斜。
图12:通道间偏斜通常是指设备上所有数据通道的偏斜。
眼图是一种定时分析工具,可让您直观地查看定时错误和电平错误。在现实生活中,诸如抖动等误差很难量化,因为它们的变化频繁和微小。因此,眼图是查找最大抖动以及测量偏差、上升时间、下降时间和其他错误的绝佳工具。随着这些错误增加,眼图中心的空白区域减少。
眼图通过对数字信号的不同部分进行覆盖扫描得到。它应包含所有可能的位序列,从简单的高电平到低电平转换,再到长时间一致性运行后的隔离转换。眼图在重叠时看起来像一只眼睛。它是了解设计信号完整性的直观方法。请记住,眼图所示为信号的参数信息,但不检测逻辑或协议错误,例如,在应该发送高电平信号时却发送了低电平信号。
图13所示为眼图的常用术语。
A.高电平,也称为1电平,是逻辑高电平的主值。高电平的计算值等于眼图周期20%处所捕获到的所有数据样本的平均值。
B.低电平,也称为0电平,是逻辑低电平的主值。该电平的计算与高电平计算取相同区域。
C.眼图的幅值为高电平和低电平之差。
D.位周期也称单位间隔(UI),通过测量眼图中交叉点的水平间距得到。是数据速率的倒数。创建眼图时,用水平轴上的位周期代替时间,可轻松比较具有不同数据速率的眼图。
E.眼高是眼图的垂直开口。理想情况下,该值等于幅值,但由于噪声的存在,这种情况在现实中很少发生。因此,眼高越小,系统中的噪声越多。眼高反应了信号的信噪比。
F.眼宽为水平开口。通过眼图交叉点统计均值之差来计算。
G.眼图交叉百分比显示占空比失真或脉冲对称性问题。理想信号的交叉百分比为50%;随着百分比偏离,眼图闭合则表明信号完整度降低。
图13:下图所示为眼图的高电平(A)、低电平(B)、幅值(C)、位周期(D)、眼高(E)、眼宽(F)和眼图交叉百分比(G)。
图14所示为实际眼图的其他测量值。
A.图中的上升时间为所有上升时间的均值。斜率表示对定时错误的灵敏度;该值越小越好。
B.图中的下降时间为所有下降时间的均值。斜率表示对定时错误的灵敏度;该值越小越好。
C.逻辑高电平的值宽是信号中的失真总量(由信噪比设定)。
D.采样点信噪比是指从眼宽至底部的距离或逻辑高电压的距离。
E.信号的抖动。
F.眼图开口最大时则为最佳信噪比,因此也是最佳采样时间。
图14:下图所示为眼图上的上升时间(A)、下降时间(B)、失真(C)、信噪比(D)、抖动(E)和最佳采样时间(F)。