基于​NI​平台​的​Massive MIMO 5G​原型​验证​系统

- 阳​析 , 东南​大学​移动​通信​国家​重点​实验室

"我们​使用​NI LabVIEW​和​LabVIEW Communication​作为​开发​软件,​快速​构​建​了​面向​5G​无线​通信​技术​的​Mini Massive MIMO​原型​验证​系统。"

- 阳​析 , 东南​大学​移动​通信​国家​重点​实验室

The Challenge:

在​大规模​MIMO​系统​中,​由于​在​基​站​侧​引入​大规模​天线​阵​列,​系统​实现​的​硬件​复杂​度​与​计算​复杂​度​随着​天线​数​的​增加​急剧​上升,​为​设计​并​实现​大规模​MIMO​系统​带来​了​以下​几个​严峻​的​挑战:​1)​灵活​的​软件​无线​电,​可​用于​接受​和​发送​射频​信号;​2)​射频​设备​之间​精确​的​时间​和​频率​同步;​3)​具有​高​数据​吞吐量​的​总​线,​用以​传输​和​汇集​海量​的​数据;​和​4)​高性能​的​处理​能力,​用以​满足​物理​层​和​介质​访问​控制​(MAC)​执行​时​所需​的​实​时​性能​需求。​正是​由于​设计​和​实现​大规模​MIMO​系统​所​面临​的​复杂​性​和​困难​性,​目前​尚未​出现​成熟​的​大规模​MIMO​原型​验证​平台。​本​应用​基于​NI​平台​的​大规模​MIMO​应用​程序​框架,​在​克服​以上​问题​的​基础​上​构​建​了​Mini Massive MIMO​原型​验证​系统。

The Solution:

本​应用​主要​由​天线​阵​列、​软件​无线​电​节点​(NI USRP RIO​系列)、​时钟​分配​模​块​以及​高​数据​吞吐量​的​PXI​系统​组成,​采用​NI LabVIEW​和​LabVIEW Communication​作为​开发​软件,​构​建​了​面向​5G​无线​通信​技术​的​Mini Massive MIMO​原型​验证​系统。​系统​采取​层次​化​设计,​天线​阵​列​接收​到​的​射频​信号​由​USRP-​RIOs​低​噪声​放大、​下​变频、​采样​量化​和​降​采样​后​汇​聚​到​PXIe​机​箱,​PXIe​机​箱​上​配置​高性能​嵌入式​控制器,​负责​对​基​带​信号​进行​进一步​地​分析​和​处理。​系统​时钟​模​块​采用​的是​PXIe-6674T,​时钟​和​同步​信号​经过​PXIe-6674T​放大​后​输入​到​Octoclock​模​块,​然后​分发​到​各个​USRP RIO​从而​实现​系统​的​定​时​和​同步。​由于​采用​层次​化​设计,​且​系统​各​部分​功能​模​块​相对​独立,​因而​系统​的​可​扩展​性​较​强,​可​用于​验证​和​测试​面向​大规模​MIMO​无线​通信​系统​的​多种​关键​技术​和​算法​性能。

Author(s):

阳​析 - 东南​大学​移动​通信​国家​重点​实验室
​范​利 - 东南​大学​移动​通信​国家​重点​实验室
​吉峰 - 东南​大学​移动​通信​国家​重点​实验室

 

 

引言

随着​物​联​网​的​兴起​和​移动​互​联​网​业务​种类​的​日渐​丰富,​人们​对​蜂​窝​移动​通信​数据​传输​速率​以及​服务​质量​提出​了​更高​的​要求。​由于​能够​充分​挖掘​空间​维​的​自由​度,​在​提高​频​谱​效率​的​同时​获得​较好​的​功率​利用​率,​大规模​MIMO​系统​引起​了​国内外​的​广泛​关注,​并​成为​下一代​无线​通信​系统​最有​潜力​的​无线​传输​技术​之一。​大规模​MIMO​系统​配置​的​大规模​天线​阵​列​在​带来​性能​增益​的​同时​也​带来​了​前所未有​的​挑战,​如​大规模​天线​阵​列​系统​下​传输​方案​的​设计、​急剧​增加​的​系统​硬件​复杂​度​和​计算​复杂​度​等,​如何​实现​大规模​MIMO​的​原型​验证​系统​也是​一个​非常​具有​挑战​性的​问题。

 

本文​首先​对​基于​NI​平台​的​大规模​MIMO​应用​程序​框架​进行​简单​介绍,​接着​本文​将​重点​阐述​采用​NI​的​硬件​平台​成功​搭建​的​Mini Massive MIMO​原型​验证​系统,​包括​系统​的​整体​架构,​系统​时钟​和​触发​信号​的​产生​和​分配,​上下​行​链​路​的​数据​处理​流程,​以及​系统​的​实际​测试​结果,​最后​本文​将​对​全文​进行​总结。

 

一、​基于​NI​平台​的​大规模​MIMO​应用​程序​框架

基于​NI​平台​的​大规模​MIMO​应用​程序​框架​将​软件​无线​电​(Software Defined Radio,​SDR)​节点​(主要​为​USRP-​RIO​系列)、​时钟​分配​模​块、​高​数据​吞吐量​PXI​系统​以及​LabVIEW​相​结合,​提供​了​一个​具有​鲁​棒​性​和​确定​性的​研发​所​使用​的​原型​设计​平台,​图​1​给​出了​一个​最多​可​支持​128​根​天线​的​大规模​MIMO​原型​设计​平台​的​示意​框​图。

 

 

 

从​图​中​可以​看出,​整个​系统​的​框架​由​PXIe-1085​机​箱​搭建​而​成,​采用​层次​化​设计,​数据​由​USRP-​RIO​采集​后​经​PXIe-8262​接口​汇​聚​到​各个​子​PXIe-1085​机​箱,​每​个子​PXIe-1085​机​箱​最多​可​连接​16​个​USRP-​RIO​即​构成​32×32​的​MIMO,​各个​子​PXIe-1085​机​箱​再​通过​PXIe-8384​和​PXIe-8381​汇​聚​到​主​PXIe-1085​机​箱,​主​PXIe-1085​机​箱​上​除​配置​PXIe-8135​高性能​嵌入式​控制器​外,​还​搭载​了​PXIe-7976​的​FPGA​协​处理​器​以​用于​提高​数据​的​处理​能力。

 

定​时​和​同步​对于​任何​一个​需要​部署​大量​无线​电​设备​的​系统​来说​都是​至​关​重要​的,​对于​大规模​MIMO​系统​来说​也是​如此,​图​2​展示​了​NI 基于​PXI​和​USRP RIO​的​可​扩展​大规模​MIMO​系统​的​时钟​连接​框​图。​图​中​所用​到​的​OctoClock​模​块​为​时钟​模​块,​该​模​块​既​可​使用​内部​集成​的​GPS​锁定​晶体​振荡​器​(GPSDO)​作为​时钟​源,​也​可​采用​外部​的​10MHz​参考​时钟​和​每秒​脉冲​数​(PPS)​信号​作为​时钟​源​和​触发​信号​源。​输入​的​时钟​信号​和​触发​信号​可​分别​经由​OctoClock​模​块​放大​和​分发​为​8​路​信号,​从而​可​同时​提供​给​8​个​OctoClock​模​块​或​8​台​USRP​设备​在​时钟​和​触发​信号​上​的​同步。

 

 

 

基于​NI​平台​的​可​扩展​大规模​MIMO​系统​的​系统​级​同步​原理​可​大致​总结​如下,​PXIe-6674T​定​时​和​同步​模​块​具有​一个​恒温​晶体​振荡​器​(OCXO),​位于​主机​箱​的​第​10​槽,​可​生成​一个​非常​稳定​且​精确​的​10MHz​参考​时钟​(50 ppb​的​精确​度)​和​提供​一个​数字​触发​信号​给​OctoClock-​G​时钟​分配​模​块​以​用于​时钟​和​触发​信号​的​分发。​之后,​OctoClock-​G​放大​并​分发​这​一​10MHz​参考​时钟​信号​(MCLK)​和​触发​信号​(MTrig)​至​8​个​OctoClock​模​块,​接着​每​个​OctoClock​模​块​再​以​一对​八​的​比例​提供​给​USRP RIO​设备,​从而​确保​64​个​USRP RIO​设备​的​所有​天线​共享​10MHz​的​参考​时钟​和​主​触发​信号。​这样​通过​PXIe-6674T​定​时​和​同步​模​块​和​OctoClock​时钟​分配​模​块​整个​系统​中的​所有​PXI​机​箱​和​无线​电​设备​都​共享​一个​通用​10MHz​参考​时钟​和​一个​数字​触发​信号,​从而​确保​了​整个​系统​的​系统​级​同步,​各个​无线​电​设备​可​同步​进行​数据​采集​和​生成。

 

二、​Mini Massive MIMO​原型​验证​系统

本​节​将​从​系统​的​整体​架构、​系统​时钟​和​触发​信号​的​产生​和​分配、​上下​行​链​路​的​数据​处理​流程​这​三​个​方面​对​Mini Massive MIMO​原型​验证​系统​进行​详细​介绍,​系统​的​实际​测试​结果​与​现场​成果​展示​将​放在​第三节​进行​单独​介绍。

1.​系统​的​整体​架构

1)​硬件​部分

基于​NI​大规模​MIMO​应用​程序​框架​所​构​建​的​Mini Massive MIMO​原型​验证​系统​的​系统​框​图​如下​图​所示

 

 

 

系统​主要​由​NI​的​PXI​机​箱​和​软件​无线​电​节点​USRP RIO​系列​组成,​以下​是​系统​框​图​中​所​涉及​的​各组​件​的​简要​介绍:

  1. PXIe-1085​机​箱:​18​槽​3U PXI Express​机​箱,​包含​有​16​个​混合​插​槽​和​1​个​PXI Express​系统​定​时​插​槽,​每​插​槽​可达​4 GB/​s​的​专用​带​宽,​整个​机​箱​可达​12 GB/​s​的​系统​带​宽。
  2. PXIe-8135:​NI PXIe-8135​是​基于​Intel Core i7-3610QE​处理​器​的​高性能​嵌入式​控制器,​配置​了​2.3 GHz​基​频、​3.3 GHz(单​核​Turbo Boost​模式)​四​核​处理​器​和​双​通道​1,600 MHz DDR3​内存,​可​用于​PXI​系统。​在外​设​方面,​PXIe-8135​包含​2​个​SuperSpeed USB​端​口、​4​个​高速​USB​端​口、​2​个​千​兆​以太​网​端​口、​GPIB、​串​口​和​其他​外​设。
  3. PXIe-8374/ PXIe-8262:​MXIe x4 Cabled PCIe​接口​板​卡,​可​用于​连接​USRP RIO​与​PXI​机​箱​以​进行​数据​交换,​实​时​的​数据​传输​带​宽​可达​200MHz,​最大​传输​速率​可达​800MB/​s。
  4. PXIe-6674T:​定​时​和​多​机​箱​同步​模​块,​板​载​高​稳定​性​10 MHz OCXO (50 ppb​精度)​和​高​精度​DDS​时钟​生成,​分辨​率​可达​0.3 Hz​至​1 GHz,​该​模​块​可​生成​时钟​和​触发​信号,​生成​的​时钟​或​触发​信号​可在​1​个​PXI Express​机​箱​中的​多个​设备​之间​进行​路​由,​也​可​路​由​至​其他​PXI​和​PXI Express​机​箱​以及​第三​方​仪器​以​实现​整个​系统​的​时钟​和​触发​信号​的​精确​同步。
  5. NI 2953R:USRP RIO​系列​软件​无线​电​节点,​其​内部​包含​一个​可​编​程​(Xilinx Kintex-7)​FPGA​和​两​个​40MHz 带​宽的​RF​收​发​器,​中心​频​点​可​配置​在​1.2-6GHz​的​频​段​范围​内,​最大​的​信号​发射​功率​为​15dBm,​表​1​给​出了​NI 2953R​的​一些​详细​硬件​参数。

 

表 1 NI 2953R​的​详细​硬件​参数

系统​参数

中心​频率

1.2 – 6.0 GHz

RF​带宽

40 MHz

每​个​设备​的​RF​通道数

2

ADC​采样率

120 MS/s

ADC​分辨率

14 bit

DAC​采样率

400 MS/s

DAC​分辨率

16 bit

板​载​FPGA

Xilinx Kintex-7 XC7K410T

数字​后​端​接口

PCI-​Express Gen 1 x4

 

 

 

图​中,​高性能​嵌入式​控制器​PXIe-8135​插​于​PXIe-1085​机​箱​的​第​1​个​插​槽,​定​时​和​多​机​箱​同步​模​块​PXIe-6674T​插​于​第​10​槽, 8​个​NI 2953R​分别​通过​PXIe-8374​或​PXIe-8262​接口​板​卡​连接​到​PXIe-1085​机​箱​的​其它​8​个​插​槽,​从而​每​个​NI 2953R​能够​以​最大​800MB/​s​的​速率​将​数据​汇集​到​PXI​机​箱​并​通过​机​箱​背​板​进行​板​间​数据​交换​以​实现​软件​无线​电​节点​间、​软件​无线​电​节点​与​PXIe-8135​控制器​间​的​数据​传递。

 

由于​所​搭建​的​Mini Massive MIMO​原型​验证​系统​是​TDD​系统,​且​采用​简化​的​LTE​无线​帧​格式​和​使用​OFDM​无线​传输​技术,​考虑​到​系统​的​可​扩展​性​和​系统​未来​带​宽的​增加​(如​引入​载波​聚合​等​先进​技术),​同时​为​满足​系统​速率​要求​和​有限​资源​限制,​Mini Massive MIMO​在​设计​时​考虑​将​整个​系统​划分为​多个​子​系统​(并​保留​相关​数据​接口),​每​个子​系统​由​8​个​NI 2953R​和​其​对应​的​1​个​PXIe-1085​机​箱​组成,​负责​处理​分配​给​当前​子​系统​的​固定​带​宽的​数据,​因而​图​3​所​示​的​Mini Massive MIMO​系统​框​图​实际​仅​为​一个​子​系统​的​系统​框​图,​需要​注意​的是,​除了​所​处理​的​数据​所在​频带​不同​外,​各个​子​系统​的​结构​与​各​部分​功能​均​完全​一致。

 

本文​主要​对​当前​子​系统​(即​16*2​的​Mini Massive MIMO​系统)​进行​介绍。​根据​实现​功能​的​不同, 16*2​的​Mini Massive MIMO​系统​中的​8​个​NI 2953R​被​划分为​不同​的​功能​模​块,​如​图​4​所​示,​它们​分别​是​天线​合并​模​块、​带​宽​拆​分​模​块、​信道​估计​模​块、​MIMO​检测​模​块、​射频​通道​校准​模​块、​MIMO​预​编码​模​块、​带​宽​合并​模​块​和​天线​拆​分​模​块。​其中,​天线​合并​模​块​和​天线​拆​分​模​块​分别​负责​汇​聚​来自​各个​天线​的​数据​和​将​数据​分发​至​各个​物理​天线,​带​宽​拆​分​模​块​负责​将​该​子​系统​中​整​带​宽的​数据​划分​成​不同​子​带​并​分配​至​其它​子​系统,​带​宽​合并​模​块​负责​汇​聚​其它​子​系统​传输​过来​的​子​带​的​数据,​MIMO​检测​模​块​和​MIMO​预​编码​模​块​则​是​分别​负责​对​该​子​系统​所​负责​的​子​带​数据​进行​检测​译​码​和​预​编码。

 

 

 

对于​上​行​链​路,​接收​到​的​数据​首先​会​汇​聚​到​天线​合并​模​块,​然后​由​天线​合并​模​块​传递​给​带​宽​拆​分​模​块​进行​数据​的​按​带​宽​划分​以​分配​给​不同​的​子​系统,​各​子​系统​的​信道​估计​模​块​接收​到​来自​带​宽​拆​分​模​块​的​数据​后​进行​信道​估计,​并​将​估计​出​的​信道​信息​传递​给​MIMO​检测​模​块​以​用于​用户​数据​的​检测;​同样​的​对于​下​行​链​路,​要​发送​的​数据​首先​由​控制器​传送​给​MIMO​预​编码​模​块,​MIMO​预​编码​模​块​根据​信道​估计​模​块​和​射频​通道​校准​模​块​的​信息​对​数据​进行​预​编码​后​将​已​预​编码​的​数据​传递​给​带​宽​合并​模​块,​以​合并​其它​子​系统​所​处理​的​带​宽的​数据​从而​形成​整​带​宽​数据,​最后​整​带​宽的​数据​将会​被​传送​给​天线​拆​分​模​块​以​实现​所要​发送​的​数据​被​分配​至​各个​实际​的​物理​天线​进行​发送。

 

2)​软件​部分

系统​的​软件​部分​包括​FPGA​程序​与​上位​机​程序,​其中,​FPGA​程序​运行​于​NI 2953R​上,​主要​完成​接收​信号​或​发射​信号​的​下、​上​变频,​模数、​数​模​转换​以及​硬件​部分​所述​的​模​块​功能,​信号​处理​流程​见​图​10。

 

另一方面,​上位​机​程序​主要​负责​设置​系统​的​相关​参数、​配置​各​NI 2953R、​产生​所需​发送​数据​或​显示​系统​接收​到​的​数据​以及​启动​或​停止​系统​的​运行,​图​5​和​图​6​给​出了​上位​机​程序​的​前​面板。

 

 

 

图​中部​的​上​行​链​路​星座​图​上​显示​出​当前​有​两​个​用户​正在​发送​数据,​且​数据​采用​16QAM​调制,​图​左下角​的​簇​控​件​中​指示​系统​将​USRP1​配置​为​天线​合并​模​块,​USRP2​配置​为​带​宽​拆​分​模​块,​USRP3​配置​为​MIMO​检测​模​块,​以此​类推。

 

 

 

上​图​给​出了​系统​的​相关​参数​的​配置,​包括​系统​的​载波​频率,​发送​功率,​采样​率,​调制​方式​等等,​如​当前​系统​的​载波​频率​为​4.1GHz,​采样​率​为​15.36MS/​s,​调制​方式​为​16QAM。​上位​机​对​系统​的​配置​流程​图​见​图​7。

 

 

 

2. 系统​时钟​和​触发​信号​的​产生​和​分配

参考​于​NI 基于​PXI​和​USRP RIO​的​可​扩展​大规模​MIMO​系统​的​时钟​连接,​Mini Massive MIMO​系统​的​时钟​和​触发​信号​分发​网络​如​图​8​所​示:

 

 

 

系统​采用​OctoClock​模​块​构​建​时钟​和​触发​信号​分发​网络,​系统​的​触发​信号​和​源​时钟​信号​从​PXIe 6674T​引出​后​输入​到​OctoClock​模​块​进行​路​由​和​分发,​而后​OctoClock​模​块​输出​端的​8​路​时钟​信号​和​8​路​触发​信号​分别​通过​等​长​的​传输​电缆​输入​到​8​个​NI 2953R​以​确保​系统​各个​NI 2953R​的​时钟​与​触发​信号​的​同步。​源​触发​信号​的​产生​是​通过​设定​主​NI 2953R​然后​在​主​NI 2953R​中​以​软件​触发​的​方式​发出​一个​启动​脉冲​来​实现。​该​启动​脉冲​信号​(源​触发​信号)​在​主​设备​的​一个​输出​端​口上​被​引出,​并​输入​至​PXIe-6674T​中​放大,​然后​传递​到​OctoClock​模​块,​并​沿着​电缆​向下​分布​到​系统​中的​各个​NI 2953R​设备​(包括​主​设备​自己),​它的​主要​作用​为​设置​参考​时钟​边沿​以​用于​各个​NI 2953R​发射​和​接收​时​同步​启动​采集。​图​9​为​系统​时钟​和​触发​信号​分发​网络​的​实物​连接​图。​初步​测试​结果​显示​在此​同步​架构​下,​参考​时钟​偏移​在​100 ps​以内,​触发​偏移​在​1.5 ns​以内。

 

 

 

3. 上下​行​链​路​的​数据​处理​流程

对于​上​行​链​路,​系统​中的​8​个​NI 2953R​的​16​根​天线​采集​到​的​射频​信号​经过​射频​通道​的​低​噪声​放大、​下​变频​和​ADC​采样​量化​后​被​分别​送​入​到​各个​NI 2953R​的​FPGA​中​进行​下​采样、​频率​偏移​校正、​IQ​信号​校正​和​FFT,​之后​压​入​P2P FIFO​或​本地​FIFO​中​以​用于​传递​到​相应​模​块​进行​后​续​处理,​如​信道​估计,​信号​检测​等。

 

 

 

对于​下​行​链​路,​数据​首先​由​控制器​传递​到​MIMO​预​编码​模​块​进行​预​编码,​然后​通过​带​宽​合并​和​天线​拆​分​模​块​分发​到​8​个​NI 2953R,​在​各个​NI 2953R​的​FPGA​中​进行​OFDM​调制、​频率​偏移​校正​和​IQ​信号​校正,​校正​过后​的​数据​再​被​送​入​到​各个​射频​通道​进行​数​模​转换​和​上​变频​最后​通过​天线​发送​出去。

 

三、 系统​的​实​测​结果​与​现场​成果​展示

系统​的​实​测​结果​如​图​11​所​示。​图​中​展示​的​是在​LabVIEW Communication​下​的​程序​前​面板​框​图,​从​图​中​可以​看出,​当前​有​一个​用户​在​发送​上​行​数据,​数据​调制​方式​为​16QAM,​由于​没有​其它​用户​干扰,​星座​图​的​星座​点​较​细​系统​性能​较好。

 

 

Mini Massive MIMO​系统​的​实物​图​见​图​13​和​图​14,​其中,​图​13​给​出​的是​系统​整体​外观,​从​上​至​下​依次​为​系统​Host​端​显示​器​用于​显示​接收​信号​星座​图,​由​两​个​NI 2953R​构成​的​两​个​单​天线​用户,​由​10​个​NI 2953R(其中​2​个​为​模拟​其它​子​系统​的​存在)​和​PXIe-1085​机​箱​构成​的​Massive MIMO​系统​的​基​站,​以及​8*2​的​UPA​天线​阵​列。

 

 

 

四、​结论

本​应用​利用​NI USRP RIO​与​PXI​平台,​采用​NI LabVIEW​和​LabVIEW Communication​作为​开发​软件,​构​建​了​面向​5G​无线​通信​技术​的​Mini Massive MIMO​原型​验证​系统。​系统​采取​层次​化​设计,​各​部分​功能​模​块​相对​独立,​具有​较​强​的​可​扩展​性,​系统​的​核心​算法​如​OFDM​调制​解调、​信道​估计​与​MIMO​检测​等​均​在​高性能​的​FPGA​端​完成,​满足​系统​的​实​时​性的​要求,​Mini Massive MIMO​原型​验证​系统​非常​适用​于​验证​和​测试​面向​大规模​MIMO​无线​通信​系统​的​多种​关键​技术​和​算法​性能。

 

Author Information:

阳析
​东南​大学​移动​通信​国家​重点​实验室
​China

图​1 ​ ​NI 基于​PXI​和​USRP RIO​的​可​扩展​大规模​MIMO​系统​框​图​[1] ​
​ ​图​2 系统​时钟​连接​图​[1] ​
​ ​图​3 Mini Massive MIMO​原型​验证​系统​框​图 ​
​ ​图​4 系统​功能​模​块​划分 ​
​ ​图​5 上位​机​程序​前​面板​一 ​
​ ​图​6 上位​机​程序​前​面板​二 ​
​ ​图​7 上位​机​对​系统​的​配置​流程 ​
​ ​图​8 Mini Massive MIMO​系统​的​时钟​和​触发​信号​分发​网络 ​
​ ​图​9​系统​时钟​和​触发​信号​分发​网络​的​实物​连接​图 ​
​ ​图​10​上下​行​链​路​的​数据​处理​流程 ​
​ ​图​11 LabVIEW Communication​下​系统​实​测​结果 ​
​ ​图​12 LabVIEW Communication​下​的​System Designer​所​显示​系统​逻辑​连接​图 ​
​ ​图​13 系统​实物​图 ​