스펙 설명: NI 오실로스코프 및 디지타이저

입력 커패시턴스

디지타이저 입력에는 파라사이트 커패시턴스가 있어서 측정되는 신호를 변경할 수 있습니다. 조절 가능한 커패시턴스를 가진 프로브를 사용하여 입력 커패시턴스를 보정하고 평평한 주파수 응답을 얻을 수 있습니다. 주파수가 낮을 때, 커패시턴스는 매우 높은 재활성(reactance)을 가지며, 이는 의미있는 로드를 초래하지 않습니다. 그러나 주파수가 증가하면 프로브의 임피던스가 감소하여 로드가 훨씬 커집니다.

그림 1은 낮은 주파수에 대한 올바르게 보정된, 부적절하게 보정된, 과다 보정된 프로브를 보여줍니다. 또한 케이블 커패시턴스는 프로브가 보정될 때 보정됩니다.

그림 1

예

PXIe-5172의 일반적인 입력 커패시턴스는 1 MΩ 입력 임피던스에서 16 pF ± 1.2 pF입니다. 최상의 결과를 얻으려면 프로브가 14.8 pF ~ 17.2 pF 사이에서 보정할 수 있어야 함 

입력 커플링

입력 채널을 DC 커플링, AC 커플링, 접지 커플링으로 지정할 수 있습니다. DC 커플링을 사용하면 DC와 신호의 낮은 주파수 성분이 감쇠되지 않고 통과할 수 있습니다. AC 커플링은 DC 오프셋과 낮은 주파수 성분을 제거하며, 높은 주파수 신호만 허용합니다. 접지 커플링은 입력을 끊고 내부적으로 채널을 접지에 연결하여 접지(zero-voltage) 참조를 제공합니다.

그림 2에서 플롯 A는 DC 부분이 포함된 웨이브폼을 보여주는 DC 커플링을 보여줍니다. 플롯 B는 DC 컴포넌트를 제거하는 AC 커플링과 같은 웨이브폼을 보여줍니다. 

그림 2

예

PXIe-5164에는 낮은 주파수와 높은 주파수 신호를 모두 측정할 수 있도록 AC 및 DC 커플링이 모두 있습니다. 

입력 임피던스

입력 임피던스는 입력 회로가 전류가 아날로그 입력 접지로 흐르는 것을 방해하는 값을 측정한 것입니다. NI 오실로스코프의 경우, 공통 입력 임피던스는 50 Ω 또는 1 MΩ입니다.
일반적으로 1 MΩ, 즉 높은 Z의 임피던스는 높은 전압 측정을 위해 프로브와 함께 사용됩니다. RF와 같은 일부 어플리케이션의 경우, 50 Ω의 입력 임피던스는 소스 임피던스와 일치하여 측정되는 신호에 왜곡될 수 있는 반향을 최소화합니다.

예

PXIe-5164의 입력 임피던스는 50 Ω 및 1 MΩ입니다. 올바른 측정을 수행하려면 적절한 입력 임피던스를 선택하는 것이 중요합니다.

또한 다음을 참조하십시오

응용 분야에 적합한 오실로스코프 프로브 선택하기: 로딩 효과

전압 정재파 비 (VSWR)

VSWR은 반영된 웨이브와 전송된 웨이브의 비율입니다.  VSWR을 사용하여 입력 신호가 얼마나 반영되는지 결정할 수 있습니다. 반영된 웨이브가 입력 신호에서 위상에 있는지 아니면 위상에 없는지에 따라, 네트워크 진폭이 증가하거나 감소할 수 있습니다. VSWR은 최대 네트워크 진폭과 최소 네트워크 진폭의 비율입니다. VSWR을 찾는 다양한 방법은 아래의 식과 그림에서 확인할 수 있습니다.

Z_L-로드 임피던스
Z _특성 임피던스

그림 4

예

PXIe-5162의 VSWR은 500 MHz에서 대략 1.1입니다. 이는 반영된 신호의 위상에 따른 최대 진폭과 최소 진폭의 비율을 제공합니다. 

그림 5

또한 다음을 참조하십시오

장 1: 주요 RF 스위치 스펙 이해하기: 전압 고정파 비율

입력 오프셋

입력 오프셋 또는 수직 오프셋은 전압 범위가 중심에 있는 전압입니다. 수직 오프셋은 사용자 정의된 DC 값 주변의 수직 범위를 위치시킵니다. 이 오프셋을 사용하면 입력 신호의 작은 변화를 확인할 수 있어 측정 정확도가 향상될 수 있습니다.

그림 6은 입력 범위와 오프셋 사이의 관계와 분해능에 미치는 영향을 보여줍니다.

그림 6

예

PXIe-5164의 입력 오프셋은 0.25 V 입력 범위에서 ±5 V입니다. 이렇게 하면 오실로스코프가 ±5 DC 전압으로 전달되는 신호를 측정하여 ADC의 성능을 최대화할 수 있습니다. 

입력 범위

입력 범위 또는 수직 범위는 디지타이저가 입력 커넥터에서 측정할 수 있는 피크에서 피크까지의 전압 범위입니다. 많은 디지타이저에는 ADC의 성능을 극대화하고 해상도를 높이기 위해 여러 개의 수직 범위가 있습니다.

예

PXIe-5171의 입력 범위는 0.2 Vpp, 0.4 Vpp, 1 Vpp, 2 Vpp, 5 Vpp입니다. 사용자는 가능한 최상의 분해능을 얻기 위해 다음의 5개의 범위를 선택할 수 있습니다. 측정하는 신호가 0.5 Vpp인 경우, ADC를 최대화하기 위해 5 Vpp 범위가 아닌 1 Vpp 범위를 사용하는 것이 가장 좋습니다. 

최대 입력 과부하

이는 디바이스가 처리할 수 있는 최대 입력 전압입니다. 이 전압을 초과하면 디바이스가 손상될 수 있습니다.

예

PXIe-5162의 최대 입력 과부하는 1 MΩ일 때, |피크 | ≤ 42 V입니다. 디바이스의 최대 입력 범위는 ±15 V 오프셋을 갖는 50 Vpp입니다. 이는 ±40 V의 피크가 있는 입력 신호를 측정할 수 있고 42 V의 입력 과부하 스펙 이내에 있음을 의미합니다. 

AC 진폭 정확도/주파수 응답

실제 증폭기가 이상적인 성능을 제공할 수 없기 때문에 이득은 입력 주파수의 곱입니다. 주파수 응답은 주파수 범위에서 신호의 크기 응답을 제공합니다. 

그림 7

예

PXIe-5162에서 수집한 1.25 GHz의 신호가 50 Ω의 입력 임피던스와 1 Vpp 범위인 경우, 위의 AC 진폭 정확도 스펙과 그림 7의 주파수 응답 그래프를 사용하여 일반적인 정확도를 찾을 수 있습니다. 그림 7은 정확도를 2 dB ± 0.5 dB, 또는 1.5 dB ~ 2.5 dB 범위로 가지는 1.25 GHz 신호의 진폭을 대략 2 dB로 보여줍니다.

AC 진폭 편차

DC 편차와 같이, AC 진폭은 마지막 교정 이후의 온도 변화로 인해 편차될 수 있습니다.

예

스펙 문서의 식을 사용하여 PXIe-5162의 진폭 편차를 확인할 수 있습니다. AC 진폭 정확도 섹션의 예를 살펴보면, 보드 온도가 교정된 온도에서 5도 떨어진 경우, AC 진폭은 이제 1.48 dB ~ 2.52 dB 범위 내에 있습니다. PXIe-5162는 AC 진폭 편차에 대해 ± 3°C 이상의 온도 변화를 고려하기 때문에, AC 진폭 정확도는 0.02 dB만큼만 변경됩니다.

누화(crosstalk)

누화는 한 채널의 신호가 다른 채널에 얼마나 영향을 줄 수 있는지 측정한 것입니다. 이상적으로, 한 채널에서 신호를 수집해도 다른 신호가 수집되는 경우에는 영향을 미치지 않지만, 디지타이저의 한 부분에서 다른 부분으로의 원하지 않는 전도성, 커패시브 또는 인덕터 커플링으로 인해 발생하는 경우는 아닙니다. 

예

PXIe-5162 스펙 문서의 채널 대 채널 누화 테이블은 50 Ω의 입력 임피던스로 50 MHz의 신호를 샘플링하는 경우, 두 채널이 같은 입력 범위로 설정된 경우 채널 간의 특성 절연이 -60 dB입니다.

테이블 1

DC 정확도

정확도는 디지타이저가 주어진 값이 실제 신호에 얼마나 가까울지 결정합니다.

예

아래 식은 PXIe-5162 스펙 문서의 DC 정확도 스펙을 보여줍니다. 0 V의 수직 오프셋과 1 V의 전체 스케일 전압에서 0.6 V의 신호의 DC 정확도를 계산하는 예는 다음과 같습니다.

DC 편차

디바이스의 내장 온도가 마지막으로 교정된 이후 ±X °C 이상이면 DC 편차를 사용하여 디지타이저의 정확도를 찾습니다. 

예

X는 디바이스에 따라 다릅니다. PXIe-5162에서는 3 °C입니다. 위의 식은 PXIe-5162 스펙 문서의 DC 편차 스펙을 보여줍니다. 0 V 수직 오프셋, 1 V의 전체 스케일 전압, 마지막 교정으로부터 내장 온도 차이가 5 °C인 0.6 V 신호의 DC 편차를 계산하는 예는 다음과 같습니다.

분해능

분해능은 디지타이저가 캡쳐할 수 있는 가장 작은 입력 전압 변화입니다. 분해능은 비트로, 비례값으로, 전체 스케일의 퍼센트로 표시될 수 있습니다. 테이블 2는 몇 가지 예를 보여줍니다.

테이블 2

분해능은 측정의 정밀도를 제한합니다. 분해능(비트 수)이 높을수록 측정의 정밀도가 높아집니다. 8비트 ADC는 입력 증폭기의 수직 범위를 256개의 이산 레벨로 나누어줍니다. 수직 범위가 10 V인 경우, 8비트 ADC는 이상적으로 39 mV보다 작은 전압 차이를 해결할 수 없습니다. 이와 비교하여, 16,384개의 이산 레벨이 있는 14비트 ADC는 이상적으로 610 μV까지의 전압 차이를 해결할 수 있습니다.

그림 8은 3비트 ADC와 16비트 ADC로 측정된 사인파를 보여줍니다.

그림 8

예

PXIe-5160의 분해능은 10비트이며, 이는 1,024개의 이산 레벨을 제공합니다. 이는 10 V 범위에서 디바이스가 9.77 mV까지 작은 변화를 측정할 수 있도록 합니다. 그러나 그림 8의 3비트 분해능은 1.25 V의 변화를 측정할 수 있습니다.

AC 커플링 컷오프

AC 커플링 컷오프는 AC 커플링을 사용할 때 고역 통과 필터의 -3 dB 포인트를 제공합니다.

예

PXIe-5162의 컷오프는 50 Ω에서 170 kHz, 1 MΩ에서 17 Hz입니다. AC 커플링과 함께 1 MΩ의 입력 임피던스를 사용하는 경우, 17 Hz 미만의 주파수는 3 dB 이상 감쇠됩니다.   

대역폭

대역폭은 측정된 신호의 파워가 원래 신호의 파워의 절반인 포인트로 정의됩니다.  전압 신호로 작업할 때, -3 dB 포인트는 측정된 전압이 원래의 배일 때입니다.  NI 디지타이저가 DC를 통과하기 때문에, 대역폭은 신호가 원래 값의 배에 도달하기 전에 측정할 수 있는 가장 높은 주파수로 지정됩니다.

예

PXIe-5162의 대역폭은 50 Ω 입력 임피던스 셋팅에서 1.5 GHz, 1 MΩ 셋팅에서 300 MHz입니다. 보장된 50 Ω 케이스는 입력 신호의 주파수가 1.5GHz 이하일 때 입력 신호가 70.7%로 감쇠되지 않는다는 것을 나타냅니다. 그림 9는 특정 디지타이저에서 -3 dB 포인트가 대략 150 MHz임을 보여줍니다.

그림 9

또한 다음을 참조하십시오

아날로그 신호 수집하기: 대역폭, 나이퀴스트 샘플링 정리 및 앨리어싱

대역폭 제한 필터

대역폭 필터는 입력 신호의 분해능을 향상시키기 위해 원하지 않는 스퍼링과 노이즈를 필터링하는데 사용됩니다. 이러한 필터는 입력 신호와 관련된 불필요한 높은 주파수 컨텐츠를 제거하는데 사용되는 저역 통과 필터라고 생각할 수 있습니다. 이러한 필터는 아날로그 또는 디지털일 수 있습니다.

예

PXIe-5162에는 20 MHz 및 175 MHz의 두 개의 대역폭 제한 필터가 있습니다. 15 MHz 신호를 측정할 때, 20 MHz 필터를 사용하여 원하지 않는 높은 주파수를 제거합니다. 신호가 150 MHz인 경우, 175 MHz 필터를 사용할 수 있습니다.

주파수 응답

주파수 응답은 주파수 범위에서 신호의 크기 응답을 제공합니다. 이는 각 오실로스코프에서 입력 주파수의 크기가 어떻게 달라지는지 보여줍니다.

예

그림 10은 앨리어스 제거 필터가 활성화된 전체 대역폭에서 50 Ω, 1 Vpp 입력 범위의 PXIe-5105의 주파수 응답을 보여줍니다.

그림 10

상승/하강 시간

상승/하강 시간은 디지타이저가 측정할 수 있는 가장 빠른 변이인 슬루 속도를 나타냅니다.

예

예를 들어, PXIe-5172는 50 Ω 범위에서 5.15 ns까지 상승하는 신호와 1 MΩ 범위에서 5.25 ns까지 상승하는 신호를 공칭적으로 측정할 수 있습니다.

또한 다음을 참조하십시오

아날로그 신호 수집하기: 대역폭, 나이퀴스트 샘플링 정리 및 앨리어싱

유효 비트 수 (ENOB)

ENOB는 디바이스의 측정 또는 생성 성능을 데이터 변환기에 사용되는 일반적인 스펙인 분해능 비트와 연관시키는 스펙입니다. 대부분의 데이터 변환기는 특정한 속도와 분해능으로 작동하도록 설계되었습니다. 인스트루먼트 제조업체는 항상 이 설계 요소를 사용하여 디바이스의 측정 분해능을 정의했습니다. 어떤 인스트루먼트도 이상적이지 않기 때문에, 성능 스펙은 디바이스가 이상적에 얼마나 가까운지 보여줍니다. ADC는 특정한 비트 수를 지정할 수 있지만, 노이즈는 비트가 얻을 수 있는 정밀도를 초과하는 측정 불확실성을 증가시킬 수 있습니다. 예를 들어, 14비트 ADC에는 12개의 유효한 비트만 있을 수 있습니다. 이는 디바이스의 ENOB입니다. ENOB는 아래 식과 같이 이상적인 ADC 노이즈 및 스퍼의 값을 사용하여 아래에 설명된 SINAD에서 직접 계산됩니다. 이 계산은 디바이스가 얼마나 이상적인 인스트루먼트에 가까운지 보여줍니다. ADC 성능은 높은 주파수 왜곡으로 인해 입력 주파수가 증가하면 감소합니다. 이로 인해 입력 주파수가 증가할수록 ENOB가 감소합니다.

예

PXIe-5172는 20 MHz 필터가 5 V 범위에서 활성화된 경우 11.8 비트의 ENOB를 갖습니다. 14비트 제품이지만, 이러한 조건에서 ENOB가 11.8인 경우

노이즈

타임베이스 주파수

타임베이스 주파수는 클럭이 사용하는 샘플 신호의 기반입니다.

예

PXIe-5162의 타임베이스 주파수는 2.5 GHz입니다. PXIe-5162의 샘플 클럭은 이 2.5 GHz 주파수로부터 유도됩니다. 

위상 노이즈

이상적인 발진기는 일정한 주기와 상승 및 하강 시간을 가지지만, 실제 발진기의 경우 이러한 특징은 다릅니다. 시간 영역에서 지터라고 불리는 이러한 클럭의 변동은 입력 신호를 측정할 때 위상 변동을 일으키며 주파수 영역에서 위상 노이즈가 발생할 수 있습니다. 위상 노이즈는 dBc/Hz로 표시되며, 이때 dBc는 관심 신호를 기준으로 dB 단위의 레벨입니다.

예

그림 14는 PXIe-5162의 위상 노이즈 플롯을 보여줍니다. 위상 노이즈는 주파수가 100 Hz일 때 -80 dBc/Hz이고 주파수가 10 MHz일 때 대략 -142 dBc/Hz입니다. 

그림 14

RIS (Random Interleaved Sampling) 범위

RIS는 여러 트리거된 웨이브폼을 결합하여 반복되는 신호의 샘플 속도를 증가시키는 등가 시간 샘플링의 형태이며, RIS 속도는 이 방법을 사용할 때 디지타이저가 얻을 수 있는 샘플링 속도입니다. 트리거 시간이 두 샘플 사이에서 임의로 발생하기 때문에, 디지타이저는 연속적인 수집에서 웨이브폼의 다른 포인트를 샘플링합니다. 이러한 웨이브폼을 결합하여, 디지타이저는 ADC의 샘플 속도보다 최대 25배 높은 샘플 속도를 얻을 수 있습니다. 일부 NI 오실로스코프는 RIS를 지원하지 않습니다.

예

PXIe-5162의 무작위 인터리브 샘플링 범위는 최대 100 GS/s입니다. 

또한 다음을 참조하십시오

고속 디지타이저 도움말: 등가 시간 샘플 및 무작위 인터리브 샘플링

리얼타임 샘플 속도

리얼타임 샘플링 속도는 입력 신호가 샘플링되는 실제 속도입니다.

예

PXIe-5162의 Real-Time 샘플링 속도는 다음과 같습니다. 

     채널 한 개 활성화됨:                76.299 kS/s ~ 5 GS/s

     채널 두 개 활성화됨              76.299 kS/s~2.5 GS/s

     4개 채널 활성화됨             76.299 kS/s~1.25 GS/s

샘플 클럭 지터

샘플 클럭 지터는 이상적인 샘플 클럭과의 편차를 나타냅니다. 위의 위상 노이즈에서 이러한 편차가 설명되어 있습니다.

예

PXIe-5162의 샘플 클럭 지터는 180 fs RMS이며, 이는 이상적인 클럭과 180 fs의 편차를 의미합니다. 이 지터 값은 두 주파수 사이의 위상 노이즈를 적분하여 계산됩니다.

타임베이스 정확도

타임베이스 정확도는 생성된 실제 주파수가 원하는 주파수와 얼마나 가까운지 설명합니다. 정확도는 ppm (parts per million) 또는 ppb (parts per billion) 단위로 표시됩니다.

예

아래 식은 PXIe-5162, 10 ppm의 타임베이스 정확도를 사용하여 1 MHz 주파수의 정확도를 결정합니다.

입력 전압 범위(샘플 클럭으로 설정된 경우)

이 값은 dBm 단위의 외부 샘플 클럭에서 사용할 수 있는 범위, 즉 1 mW를 기준으로 입력의 파워를 나타냅니다.

예

PXIe-5162의 입력 전압 범위는 -10 dBm ~ 16 dBm입니다. 아래 식은 이 범위를 Vpp로 변환합니다. 이 식을 사용하면, 16 dBm의 Vpp 값이 ~4 Vpp인 것으로 확인되며, 이는 0.2 Vpp ~ 4 Vpp의 범위를 제공합니다. 

데드 타임

여러 레코드를 수집할 때, 데드 타임은 디지타이저가 수집하지 않는 레코드 사이의 총 시간입니다. 이 시간 동안, 디지타이저가 다음 레코드를 설정합니다.

예

PXIe-5172의 데드 타임은 샘플 클럭 주기의 10배입니다. 샘플 클럭 주기가 4 ns인 경우, 데드 타임은 40 ns가 됩니다. 

디지털

디지털 트리거는 디지털 신호의 상승 에지 또는 하강 에지에서 트리거됩니다.

예

이는 PFI 라인 또는 PXI 트리거 라인에서 오는 트리거일 수 있습니다. 

에지

신호가 사용자가 지정한 임계점을 넘을 때 에지 트리거가 발생합니다. 트리거는 그림 15와 같이 양(상승 에지) 또는 음(하강 에지) 기울기가 될 수 있습니다.

그림 15

프로그램가능한 함수 인터페이스(PFI)

출력 이벤트

스큐

이는 개별 모듈에서 채널 사이의 최대 시간 지연입니다.

예

NI-TClk 사용하여 여러 PXIe-5162 오실로스코프를 동기화하는 경우, 모듈 채널 사이의 최대 특성 지연은 100 ps입니다.

수동 조정 후 스큐

샘플 클럭은 스큐를 개선하기 위해 수동으로 지연될 수 있습니다.

예

PXIe-5162는 수동 조정 후 스큐를 ≤5 ps로 줄일 수 있습니다.

샘플 클럭 지연/조정 분해능

이는 모듈 사이의 스큐를 수동으로 조절할 때 샘플 클럭이 조절할 수 있는 가장 작은 증가값입니다.

예

PXIe-5162는 NI-TClk 사용하여 동기화할 때 스큐를 향상시키기 위해 20 fs만큼 샘플 클럭을 지연시킬 수 있습니다.

내장 메모리 크기

디지타이저가 수집한 샘플을 저장하는데 사용 가능한 메모리.

예

PXIe-5164의 내장 메모리 크기는 1.5 GB입니다.

최소 레코드 길이

레코드는 샘플의 집합이며, 최소 레코드 길이는 레코드 당 수집할 수 있는 샘플의 가장 작은 개수입니다.

예

최소 레코드 길이는 PXIe-5164에 대해 1개의 샘플입니다.

트리거 이전 샘플 개수

참조 트리거가 발생하기 전에 수집할 수 있는 샘플의 개수.

예

PXIe-5164의 트리거 이전 샘플 개수는 0 (레코드 길이 - 1)까지입니다.

트리거 이후 샘플 개수

참조 트리거가 발생한 후 수집할 수 있는 샘플의 개수.

예

트리거 이후 샘플 개수는 PXIe-5164의 레코드 길이까지 0입니다.

레코드당 할당된 내장 메모리

이 숫자는 주어진 특정 레코드 길이에서 단일 레코드가 사용하는 메모리의 양을 제공하며, 일부 경우에는 샘플당 바이트 수를 제공합니다.

예

테이블 3은 1.5 GB의 내장 메모리를 가진 PXIe-5164의 몇 가지 예를 보여줍니다. 

테이블 3