다이나믹 신호 수집(DSA) 동기화 기초
내용
동기화란 무엇입니까?
많은 DSA 어플리케이션에서는 여러 디바이스에서 동시에 여러 개의 입력과 출력 작업이 필요합니다. 이러한 입력과 출력을 동기화하면 서로 다른 작업이 시간에 따라 상호연관되도록 합니다. 이렇게 하면 수집된 신호와 생성된 신호를 시간에 따라 쉽게 조정하거나 비교할 수 있습니다. 두 개 이상의 디바이스를 동기화하면, 단일 디바이스의 채널 사이에서 보이는 높은 위상 정확도를 유지하면서 DSA 측정 시스템의 채널 수를 확장할 수 있습니다. 기본 동기화 용어에 대한 참조는 아래 링크된 동기화 기초 개발 영역을 참조하십시오.
사용하는 특정 DSA 하드웨어에 따라 샘플 클럭 타임베이스 동기화 또는 참조 클럭 동기화를 사용할 수 있습니다. 그러나, ADC 레벨에서는 클럭, 동기화 펄스, 시작 트리거를 공유하여 동기화가 이루어집니다.
샘플 클럭 타임베이스 동기화
샘플 클럭 타임베이스에 동기화된 DSA 측정 시스템을 설정하려면, 하나의 "마스터" DSA 디바이스가 동기화할 다른 모든 "슬레이브" 디바이스에 샘플 클럭 타임베이스 신호를 반출합니다. 샘플 클럭 타임베이스는 샘플 클럭의 큰 배수이며, 일부 디바이스에서는 26.2 MHz까지 높을 수 있습니다. 이 클럭은 모든 디바이스의 ADC를 제어하기 때문에, 이 신호의 상대적인 위상은 동기화에 매우 중요합니다.
PXI 시스템의 경우, 마스터 DSA 디바이스는 PXI 섀시의 마스터 타임베이스 슬롯(일반적으로 두 번째 슬롯)에 놓여야 합니다. 마스터 DSA 디바이스를 이 슬롯에 놓아야 섀시의 PXI Star 트리거 라인을 구동할 수 있습니다. 섀시의 PXI Star 트리거 라인은 동기화 성능을 향상시킬 수 있는 포인트 대 포인트 라우팅 라인입니다. 특히 전파 지연이 5 ns 이하이고 모듈 간 지연이 1 ns 이하입니다.
참고: 노출된 마스터 타임베이스 동기화 방법은 PXI 섀시가 사용되는 경우에만 유효합니다. 섀시가 PXIe인 경우, DSA 디바이스는 PXI Star 라인에 접근할 수 없습니다. PXIe 섀시에서 마스터 샘플 클럭 타임베이스 동기화를 사용하는 경우, 모든 DSA 디바이스는 슬레이브 디바이스가 되어야 합니다.
PXI Star 트리거 라인을 구동할 수 있는 타이밍 모듈이 마스터가 되어야 합니다. 더 자세한 정보는 NI 다이나믹 신호 수집 사용자 매뉴얼의 마스터 샘플 클럭 타임베이스 동기화 섹션을 참조하십시오.
슬롯 2의 마스터 디바이스가 생성한 타임베이스 동기화 신호는 백플레인을 통해 섀시의 다른 모듈에 의해 접근됩니다.
참고: 마스터 모듈이 슬롯 3-14의 모듈에 대한 PXI Star 트리거 라인의 타임베이스 동기화 신호를 연결할 수 있음.
마스터 디바이스는 또한 모든 슬레이브 보드에 동기화 펄스를 연결해야 합니다. 그러나, PXI 트리거 라인을 사용하여 할 수 있습니다. 이 동기화 펄스는 먼저 전체 시스템의 ADC와 DAC를 동시에 리셋한 후, 보드의 모든 클럭을 나노초 내로 위상 정렬합니다. 마지막으로, 마스터 디바이스가 아닌 디바이스 중 하나의 시작 트리거를 PXI 트리거 라인 중 하나를 통해 다른 디바이스로 반출해야만 모든 보드에서 동시에 수집을 시작할 수 있습니다.
PCI 시스템의 경우, 타임베이스 동기화 신호, 동기화 펄스, 시작 트리거는 시스템의 디바이스를 연결하는 RTSI 케이블의 라인 중 하나에 연결됩니다.
주: 세 신호 각각에 대한 기본 라인이 있습니다.
그림 1: PXI, PXIe, PCI 샘플 클럭 타임베이스 동기화
cDAQ 시스템의 경우, 샘플 클럭 타임베이스 동기화는 섀시 내의 DAQmx 드라이버(9178, 9174)에 의해 처리됩니다. 채널 확장을 통해 드라이버는 자동으로 샘플 클럭 타임베이스, 동기화 펄스, 시작 트리거를 모듈 사이에 공유합니다. 다른 타임베이스가 있는 DSA 모듈을 동기화하는 어플리케이션의 경우, DAQmx는 임의로 모든 모듈의 타임베이스 소스로 가장 빠른 타임베이스를 가진 모듈을 선택합니다. 더 느린 샘플 클럭 타임베이스를 사용하려면 태스크의 샘플 클럭 타임베이스 소스 프로퍼티를 지정하여 그렇게 할 수 있습니다.
그림2: 샘플 클럭 타임베이스 프로퍼티
그림 3: 채널 확장을 통한 cDAQ 샘플 클럭 타임베이스 동기화
참조 클럭 동기화
참조 클럭에 동기화된 DSA 측정 시스템을 설정하려면, 마스터 및 슬레이브 디바이스가 샘플 클럭을 통해 ADC 또는 DAC를 PXI 및 PXIe 섀시 백플레인의 공유 참조 클럭에 고정합니다. 이 공유 참조 클럭은 PXI 및 PXIe 섀시 백플레인(PXI_CLK10)의 기본 10 MHz 참조 클럭 또는 PXI_CLK10 라인을 구동하는 외부 소스입니다.
PXI 섀시는 독립적인 버퍼에 의해 독립적으로 각 주변 슬롯에 클럭을 공급합니다. 이 참조 클럭은 25 ppm까지 정확하며, 섀시의 Star 트리거 슬롯(슬롯 2)에 설치된 지원되는 PXI 또는 PXIe 모듈에서 소싱되는 다른 10 MHz 클럭으로 오버라이드할 수 있습니다. 외부 클럭 소스로 라인을 구동하면 섀시 백플레인에서 생성된 10 MHz 소스가 자동으로 비활성화됩니다. 마스터 및 슬레이브 디바이스는 모든 슬롯에 놓을 수 있으며, 섀시 내의 모든 디바이스는 이 방법으로 동기화할 수 있습니다. 임의로 선택한 마스터 보드는 PXI 트리거 라인 중 하나에 동기화 펄스를 생성하여 ADC와 DAC를 리셋하고 나누기 카운터를 리셋하여 시스템의 클럭을 나노초 내로 위상 정렬합니다. 하나의 DSA 디바이스(반드시 마스터일 필요는 없음)가 PXI 트리거 라인 중 하나로 시작 트리거를 반출하여 동기화된 디바이스가 동시에 데이터를 수집하거나 생성하도록 합니다. 이러한 타입의 동기화를 지원하는 DSA 디바이스(테이블 1 참조)에는 참조 클럭에 고정되도록 하는 위상 고정 루프(PLL) 회로가 있습니다.
그림 4: 참조 클럭 동기화
동기화 방법 디바이스 지원
