스트레인 게이지 테스트를 사용하여 PCB 어셈블리 손상 및 테스트 프로세스를 식별하고 특성화하기

엔지니어들은 PCB와 PCB 기반 제품을 수십 년 동안 사용해 왔습니다. 그러면 오늘날 스트레스로 인한 오류가 증가하는 이유는 무엇입니까? 이 질문에 답하기 위해, 이 주제의 전문가들은 최근 몇 년간 전자제품 업계에서 흔한 경향이 PCB에 허용되는 최대 스트레스 한계에 어떤 영향을 미치는지 살펴보았습니다. 가장 중요한 경향은 다음과 같습니다.

• 기존의 주석-납 솔더 대신 무연 솔더의 사용 확대
• 컴팩트 볼 눈금 배열(BGA) 구성요소를 더 자주 사용

위의 경향과 관련된 이점에 대한 이유는 분명합니다. 위험 물질 제한 지침(RoHS: Restriction of Hazardous Substances)은 2006년 7월부터 유럽 연합에서 적용되었습니다. 이 지침은 다양한 유형의 전자 및 전기 기기 제조에서 도금을 포함한 6가지 위험 물질의 사용을 제한합니다. 이 방법의 단점은 대부분의 도선 없는 도선이 더 나빠지고, 제조 도중 조립 및 테스트 과정에서는 도선 없는 도선이 전통적인 도선 도선보다 스트레스에 노출되었을 때 더 찢어질 가능성이 높다는 점입니다.

BGA 컴포넌트는 표면 장착 패키지에 비해 더 높은 핀 밀도, 더 나은 열전도 및 과열 저항 방지, 패키지와 PCB 사이의 짧은 거리(이로 인해 더 낮은 임피던스)로 인해 우수한 전기적 성능을 제공합니다. 반대로, BGA 컴포넌트는 더 긴 도선을 가진 표면 장착 컴포넌트에 비해 검사 비용이 많이 들고, 열 확장에 대한 응답이 감소하고, 더 높은 유연성과 진동이 있습니다. BGA 컴포넌트는 스트레스를 균일하게 분포하는 데 매우 효율적이지 않으며, 특히 안쪽 행에서 볼 조인트가 겹쳐지기 쉽습니다.

위의 두 가지 경향은 각각 PCB에 직접 적용할 수 있는 최대 기계적 스트레스의 한계를 낮춥니다. 결합하면 최대 허용 전압이 초과될 경우 납합 접점이 찢어질 가능성이 크게 증가하고, 보드와 주변 장비를 최대 전압 레벨로 특성화하는 것이 거의 필수입니다. ICT (In-Circuit Test), depanelizing, 또는 Final Verification Test (FVT)와 같은 조립 및 테스트 과정은 보드를 어떤 형태의 고정 장치로 유지한 후 태스크를 수행하는 과정입니다. 이러한 장비가 제대로 설계되지 않은 경우, 안전하게 허용되는 것보다 높은 전압을 PCB에 적용하는 경향이 있습니다. 잘 설계된 장착조차도 PCB 내부에 시간이 지남에 따라 더 높은 스트레스를 적용하는 경향이 있습니다.

실패를 사전 예방적으로 방지하고 문제가 되는 설계 또는 프로세스를 식별하려면, PCB에서 스트레인 게이지 테스트를 구현하여 이러한 잠재적으로 높은 스트레스를 유도하는 프로세스를 최대 스트레스에 대해 특성화하고 허용 한도 내에 있는지 확인할 수 있습니다. 측정된 스트레스 값이 보드에 대해 허용되는 최대 스트레스 레벨을 초과하는 경우, 이러한 값을 허용된 범위 내로 가져오도록 고정 장치의 재작업 또는 재설계 또는 프로세스를 변경할 수 있습니다. IPC/JEDEC-9704 가이드라인은 문제가 되는 조립 및 테스트 과정을 식별하고 PCB 스트레인 게이지 테스트를 구현하기 위한 체계적인 단계를 제공합니다.

IPC (원래 인쇄 Circuits 연구소로 설립되었고 이제 IPC로 알려짐: Association Connecting Electronics Industries)는 설계, PCB 제조, 전자 조립을 포함한 전자제품 상호연결 산업의 모든 측면을 대표하는 2,600개 회원 회사의 경쟁 우수성과 재정적 성공에 전념하는 글로벌 무역 협회입니다. IPC와 JEDEC(Joint Electronic Device Engineering Council)는 PCB에 대한 기계적 스트레스에 관한 두 개의 가이드라인 문서를 2004/2005년에 발표했습니다. IPC/JEDEC-9702는 변형률 특성화 가이드라인이며 IPC/JEDEC-9704는 인쇄된 와이어 보드 스트레인 게이지 테스트에 중점을 둡니다.

IPC 웹 사이트에서 전체 IPC/JEDEC-9704 가이드라인을 다운로드합니다.
IPC/JEDEC-9704 가이드라인의 전체 사본을 JEDEC 웹 사이트에서 다운로드합니다.

이 기술 백서의 다음 섹션에서는 IPC-9704 가이드라인에서 권장하는 4가지 PCB 스트레인 게이지 테스트 단계에 대해 학습합니다.

PCB 스트레인 게이지 테스트를 사용하면 높은 스트레스를 유발하고 손상될 수 있는 프로세스를 양적으로 평가하고 특성화할 수 있지만, 테스트를 구현하려면 먼저 이러한 프로세스를 식별해야 합니다. IPC/JEDEC-9704 가이드라인 문서에 따르면, 일반적으로 제조 단계는 다음과 같습니다:

1. SMT 어셈블리 프로세스
   • 보드 프런더럴화(라인) 프로세스
   • 모든 수동 핸들링 프로세스
   • 모든 재작업 및 리터치 프로세스
   • 커넥터 설치
   • 구성요소 설치
2. 보드 테스트 프로세스
   • 회로 내 테스트 (ICT)
   • 보드 기능 테스트 (BFT) 또는 동등한 기능 테스트
3. 기계적 조립
   • 히트싱크 어셈블리
   • 보드 지원/강화기 조립
   • 시스템 보드 통합 또는 시스템 어셈블리
   • 주변 구성요소 상호연결 (PCI) 또는 하위 카드 설치
   • 이중 인라인 메모리 모듈(DIMM) 설치
4. 배송 환경

ICT 및 BFT는 위 리스트에서 일반적으로 가장 높은 변형률/변형률 동작이지만, 다른 모든 프로세스에서 손상이 발생할 수 있으며, 가능한 많은 프로세스에서 변형률 테스트를 수행해야 합니다.

프로세스를 식별한 후, PCB 스트레인 게이지 테스트의 다음 4 단계를 구현할 수 있습니다.

1. 스트레인 게이지 센서 선택
2. 스트레인 게이지 테스트 및 장착을 위한 PCB 준비
3. 변형률 측정
4. 데이터 분석 및 리포트

스트레인 게이지의 전기 저항은 디바이스의 변형률에 비례하여 변합니다. IPC/JEDEC-9704 가이드라인 문서는 PCB 스트레인 게이지 테스트에 3개 원소 다층 로제트 스트레인 게이지를 사용할 것을 권장합니다.

로제트 스트레인 게이지(그림 1)는 세 개의 독립적인 스트레인 게이지로 구성됩니다. 한 방향에서만 변형률을 측정할 수 있는 와이어 스트레인 게이지와 달리 로제트 스트레인 게이지는 부분 표면의 전체 변형률 상태를 측정합니다. 즉, ex와 ey라는 두 개의 확장 변형률뿐만 아니라 주어진 x-y 축 시스템을 기준으로 제어 변형률 gxy도 측정할 수 있습니다.

그림 1. 3개 원소 다층 로제트 스트레인 게이지

x와 y 축이 지정되었다고 가정하면, x와 y 방향으로 두 게이지를 장착하여 이 방향에서 연관된 확장 변형률을 측정할 수 있습니다. 그러나, 게어 변형률(gxy)을 직접 측정하는 방법은 없습니다. 주요 변형률은 일반적으로 알려지지 않기 때문에 주요 변형률을 직접 측정할 수도 없습니다.

이 문제의 솔루션은 포인트(표면)에서 변형률의 2D 상태가 (a) ex, ey, gxy 또는 (b) e1, e2, q로 취할 수 있는 3개의 독립적인 양으로 정의된다는 것을 인식하는 것입니다. 이 때, 케이스 (a)는 임의의 xy 축 시스템을 기준으로 변형률 성분을 나타내고 케이스 (b)는 주요 변형률과 그 방향을 나타냅니다. 두 경우 모두 표면에서 2D 변형률의 상태를 완전히 정의하며 다른 좌표 시스템을 기준으로 변형률을 계산하는데 사용할 수 있습니다. 이 경우 표면의 한 지점에서 3개의 변형률을 독립적으로 측정할 수 있는 경우, 이러한 3개의 독립적인 양을 결정할 수 있어야 합니다. 가장 명백한 방법은 세 개의 스트레인 게이지를 각 게이지가 다른 방향으로 방향을 지정하고 각 게이지가 가능한 한 가까이 위치하여 한 포인트에서 측정값을 근사하게 하는 로제트에 놓는 것입니다. 세 가지 변형률과 게이지 방향을 알고 있다면, 주요 변형률과 그 방향 또는 임의의 xy 좌표 시스템을 기준으로 변형률 상태를 풀 수 있습니다. 필요한 관계는 변형률 변환 방정식이며, Mohr의 원형 구조는 이 과정을 잘 시각화합니다.

IPC/JEDEC-9704 가이드라인에 따라 권장되는 스트레인 게이지의 세부사항은 다음과 같습니다:

• 3개 원소 다층 직사각형(0/45/90) 로제트 스트레인 게이지
• 1.0 ~ 2.0mm, 공칭², 게이지 센서 크기
• 120 또는 350 W 스트레인 게이지
• 도선 와이어는 스트레인 게이지의 한쪽에 위치한 패드 또는 도선 와이어를 연결합니다.

몇몇 회사는 3개의 원소가 있는 다층 로제트 스트레인 게이지를 제공합니다. 예를 들어, Kyowa(KFW-D17, 방수 3축 필름 스트레인 게이지) 및 Vishay(C2A-06-062WW-350 또는 C2A-XX-062LR-350, 범용 직사각형 로제트 스트레인 게이지).

표면 장착 기술(SMT) 리플로우 전에는 제한된 기계적 변형률만 적용되며, 더욱 중요한 것은 리플로우 이후에만 롤더 조인트가 형성되기 때문에, SMT 리플로우 이후의 조립 및 테스트 작업에서만 변형률 특성화가 필요합니다. 일반적으로 최소 두 개의 테스트 보드가 인스트루먼트에 연결되어 있습니다. 전기적으로 작동할 필요는 없지만 최신 디자인을 기계적으로 나타내야 합니다.

데이터는 CBGA 컴포넌트에서 스트레스 관련 오류가 발생하는 것을 보여줍니다. IPC/JEDEC-9704 가이드라인은 패키지 본문 크기가 27 x 27 mm 이상인 모든 BGA 디바이스를 측정하도록 권장합니다. 예를 들어, 이 요구사항을 충족하는 테이프 BGA, 플립 칩 BGA, 강화된 BGA, 세라믹 BGA 및 낮은 스탠드오프 BGA 구성요소를 특성화해야 합니다.

이는 스트레인 게이지를 장착할 위치를 선택하는 것을 포함합니다. 보드에 스트레인 게이지를 장착할 공간이 없는 경우, 테스트 보드에 이미 장착된 구성요소를 제거하여 PCB에 공간을 만들 수 있습니다.

보드 준비는 계측 과정의 중요한 부분입니다. 올바르게 보드를 준비하면 스트레인 게이지의 적절한 연결이 보장되며, 이는 읽기 정확도를 향상시킵니다. 또한 스트레인 게이지 및 접착제 공급업체의 지시에 따라 스트레인 게이지를 부착해야 합니다. 스트레인 게이지는 특별히 구성된 접착 시스템을 사용해야 하며, 일반적으로 스트레인 게이지 공급업체는 이러한 정보를 제공합니다. 보드 준비, 스트레인 게이지 부착, 와이어 연결에 대한 자세한 내용은 IPC/JEDEC-9704 가이드라인 문서를 참조하십시오.

NI는 테스트, 측정 및 제어 하드웨어 및 소프트웨어 장비를 제조하며, 대부분의 하드웨어 제품은 PCB 기반입니다. NI는 IPC/JEDC-9704 가이드라인에 따라 제조하는 제품에 PCB 스트레인 게이지 테스트를 수행하며, 특히 BGA 구성요소 크기가 27 x 27 mm 이상인 도선 없는 제품에 대해 이를 수행합니다. 그림 2는 스트레인 게이지가 장착되어 ICT를 수행할 준비가 되어 있는 NI의 테스트 보드의 예를 보여줍니다.

그림 2. 스트레인 게이지가 ICT 장착된 테스트 보드

보드를 준비하고 스트레인 게이지를 장착한 후, PCB 스트레인 게이지 테스트의 세 번째 단계는 센서를 데이터 수집 인스트루먼트에 연결하고 실제 테스트를 실행하는 것입니다. 테스트의 길이는 달라질 수 있습니다. 일반적으로 데이터가 기록되는 동안 5 ~ 10초 동안 실행될 수 있습니다. IPC/JEDEC-9704는 테스트를 실행하는 동안 다음 파라미터에 주의를 기울일 것을 권장합니다:

• 스캔 주파수 (샘플링 속도)
• 샘플링 해상도 및 게인 셋팅
• 채널 개수
• 동시 샘플링
• 구동 전압

스캔 주파수

스캔 주파수 또는 샘플링 속도는 초당 샘플 개수(Hz)의 단위로 데이터가 샘플링되는 속도입니다. PCB 스트레인 게이지 테스트의 경우, 일반적인 스캔 주파수 범위는 500 Hz에서 2 kHz입니다. 이 샘플링 속도를 사용하면 발생할 수 있는 모든 높은 주파수 다이나믹 이벤트를 수집할 수 있습니다. 예를 들어 그림 3과 같이 두 개의 다른 주파수에서 측정하는 것을 생각해 봅니다. 주파수의 4배로 샘플링할 때, 그림 3(b)는 그림 3(a)에서 더 느린 샘플링 주파수에서 수집되지 않은 전압 피크를 보여줍니다.

그림 3(a) 및 (b): 두 개의 다른 샘플링 속도가 있는 예제

샘플링 해상도

샘플링 분해능은 데이터 수집 하드웨어의 아날로그-디지털 변환기(ADC)의 비트 수를 의미합니다. 분해능이 높을수록, 감지할 수 있는 입력 신호의 변화가 더 작아지고 측정의 정확도가 높아집니다. PCB 스트레인 게이지 테스트의 경우, 12비트에서 16비트의 최소 샘플링 분해능을 권장합니다. 또한 ADC에는 게인 셋팅(신호가 증폭되는 인자)이 있으며, 적절한 게인 값을 설정하면 데이터 수집 하드웨어에서 사용 가능한 분해능 비트를 최대한 활용할 수 있습니다.

채널 수

사용 가능한 모니터링 채널의 개수에 따라 한 통로의 측정 개수가 제한됩니다. BGA 칩의 모든 모서리에 장착된 4개의 다층 로제트를 모니터하려면 최소 12개의 측정 채널이 필요하며, 하나의 다층 로제트를 측정하려면 최소 3개의 채널이 필요합니다. 채널이 충분하지 않으면 여러 개의 통과를 할 수 있지만, 분석 중 변형률 계산 에러가 발생하는 것을 방지하려면 다층 로제트의 세 게이지를 모두 동시에 로드하여 모니터해야 합니다.

동시 샘플링

같은 로딩과 같은 통과에서 다층 로제트의 세 게이지를 모두 모니터해야 합니다. 사용하는 데이터 수집 디바이스에 따라 측정 방법이 결정됩니다. 멀티플렉싱과 동시 샘플링이라는 두 가지 일반적인 기술이 있습니다. 멀티플렉싱을 제공하는 데이터 수집 디바이스는 순차적으로 하나의 ADC와 샘플 채널을 제공합니다. PCB 스트레인 게이지 테스트의 경우, 순차적인 샘플링으로 인해 변형률 값이 잘못 계산될 수 있습니다. 동시 샘플링이 가능한 데이터 수집 디바이스는 채널당 개별 ADC를 제공하므로 모든 채널에서 정확히 동시에 측정이 수행되고 변형률 계산에 발생하는 에러는 제거됩니다.

그림 4. 순차적인 샘플링 vs 동시 샘플링

브리지 완성 및 구동 전압

다층 로제트의 각각의 세 개의 개별 게이지는 브리지 완성 및 구동 전압을 필요로 하는 쿼터 브리지 게이지로, 이는 데이터 수집 기기에서 제공됩니다.

쿼터 브리지 스트레인 게이지 센서의 브리지 완성은 Wheatstone 브리지의 4개 다리 중 3개를 제공하는 것을 포함합니다(그림 5). 이 때 게이지는 네번째 다리 역할을 합니다.

그림 5. 휘트스톤 브리지

PCB 재질의 열전도성은 낮기 때문에, 게이지를 통과하는 전류로 인해 게이지가 가열될 가능성이 더 높습니다. 3개 도선 설정과 쿼터 브리지를 사용하면 이 효과를 줄일 수 있지만, 구동 전압을 신호 대 노이즈 비(SNR)로 균형 잡아야 합니다. 보드가 휴면 상태에 있는 동안 변형률이 크게 변동하는 경우, 이 효과가 사라지거나 SNR이 허용될 때까지 전압을 낮춥니다. 일반적으로 구동 레벨이 2 V이면 충분한 성능을 얻을 수 있습니다.

원시 변형률 데이터를 수집한 후, PCB 스트레인 게이지 테스트의 마지막 단계를 시작할 수 있습니다. 이는 이 데이터를 분석하여 테스트 도중 보드에서 발생하는 결과로 발생하는 스트레스(최대 및 최소)를 계산합니다. 이 분석은 테스트 도중에 온라인으로 수행하거나 테스트가 완료되고 모든 데이터가 수집된 후에 오프라인으로 수행할 수 있습니다.

분석 세부사항은 사용하는 특정한 변형률 제한 기준에 따라 다릅니다. 많은 변형률 제한 기준에서는 변형률을 얻거나 모어 원 방정식을 사용하여 주요 변형률을 계산해야 할 수도 있습니다. IPC-9704 가이드라인에 따르면, 최소한 모니터링되는 각 단계에서 주요 또는 축 변형률(최대 및 최소)의 피크 값을 제공해야 합니다.

일반적으로 데이터를 보고하는 방법은 변형률 대 변형률 차트입니다. 이때 y축은 최대 허용 주요 변형률(스트레인)을 나타내고 x축은 변형률(스트레인/초)을 나타냅니다. 변형률은 연속적인 측정값 사이의 변형률 절대값의 변화입니다. 변형률 대 변형률 차트의 예는 그림 6에서 확인할 수 있습니다(IPC/JEDEC-9704 가이드라인을 따릅니다).

온라인으로 데이터를 분석할 필요가 없는 경우, 데이터를 디스크로 반출하여 오프라인 분석을 위해 적절한 파일 포맷으로 저장할 수 있습니다.

그림 6. 변형률 차트와 변형률 차트의 예

NI는 데스크탑, 휴대용, 산업용, 임베디드 어플리케이션을 위한 완벽한 데이터 수집 제품군을 갖춘 PC 기반 데이터 수집 분야를 선도하는 세계적인 기업입니다. 아날로그, 디지털, 버스 기술이 진화함에 따라 NI는 제품에 이를 지속적으로 통합시켰습니다. NI는 현재 측정 타입, 채널 카운트, 원하는 분해능, 기타 주요 요구사항에 따라 다양한 데이터 수집 및 센서 측정 플랫폼을 제공합니다.

NI C 시리즈 및 PXI 하드웨어 플랫폼은 전압, 전류, 센서 측정을 위해 설계되었습니다.  각 플랫폼에는 스트레인 게이지 측정에 적합한 변형률 특정 측정 모듈이 포함되어 있습니다. NI 하드웨어를 NI LabVIEW 소프트웨어와 결합하면 유연하고 모듈형 PCB 스트레인 게이지 테스트 시스템을 만듭니다.

C 시리즈는 3.4 x 2.7 x 0.9 인치 제품군입니다. CompactDAQ 및 CompactRIO 하드웨어 플랫폼 내에서 교환 가능한 입출력 모듈. PCB 스트레인 게이지 테스트를 위해 NI 9237 4 채널 스트레인/브리지 측정 모듈을 권장합니다. 이는 권장 스펙보다 훨씬 높은 24비트 분해능과 채널당 50 kS/s의 샘플링 속도를 제공합니다.

그림 7. CompactDAQ 섀시 내의 NI 9237 C 시리즈 모듈

PXI 플랫폼에는 6.3 x 3.9 x 1의 모듈이 포함되며, 모듈은 견고한 섀시에 포함되며, 섀시의 슬롯 범위는 4 ~ 18개입니다.  섀시의 백플레인에는 정밀 타이밍 및 트리거링을 위한 타이밍 및 동기화 버스가 내장되어 있습니다.  PXI 플랫폼에는 8채널 NI PXIe-4330 및 24비트 해상도를 가진 NI PXIe-4331 브리지 모듈을 포함한 1,500개 이상의 모듈 유형이 있습니다.  대부분의 PCB 스트레인 게이지 테스트의 경우, PXIe-4330은 25 kS/s/ch의 샘플링 속도에서 충분하지만, 102.4 kS/s/ch의 PXIe-4331은 매우 높은 샘플링 속도가 필요한 경우 사용할 수 있습니다.  PXI 플랫폼은 최고 성능 스트레인 측정에 권장됩니다.

그림 8. NI PXI Express 8슬롯 섀시

LabVIEW 그래픽 프로그래밍 소프트웨어는 확장 가능한 테스트, 측정 및 제어 어플리케이션의 개발을 위해 설계되었습니다. 사용하기 쉬운 NI DAQ 어시스턴트와 강력한 NI-DAQmx 드라이버 소프트웨어를 통해 데이터 수집 하드웨어에 원활한 인터페이스를 제공합니다. 700개 이상의 내장된 분석 함수 외에, LabVIEW 배열과 클러스터와 같은 코어 데이터 구조와 루프, 케이스 구조, 상태 다이어그램과 같은 코어 프로그래밍 구성요소가 포함되어 있기 때문에 거의 모든 어플리케이션을 처리할 수 있습니다. 그래픽 접근 방식 때문에, 스트레인 대 스트레인 속도 스트립 차트와 같은 모든 유형의 컨트롤과 인디케이터를 만드는 직관적인 사용자 인터페이스가 LabVIEW에 내재되어 있습니다.

그림 9. NI LabVIEW 그래픽 프로그래밍

LabVIEW 데이터 수집, 분석, 리포트를 단일 소프트웨어 환경에 통합하여 PCB 스트레인 게이지 테스트에 매우 유용한 도구입니다. 

NI는 C 시리즈 및 PXI를 포함하여 변형률 측정을 위한 여러 하드웨어 옵션을 제공합니다.  각 솔루션은 NI-DAQmx 드라이버 소프트웨어를 기반으로 하며 동일한 LabVIEW API를 사용하므로 채널 카운트가 증가할수록 기존 소프트웨어를 최소 또는 전혀 변경하지 않고 쉽게 한 플랫폼에서 다른 플랫폼으로 이동할 수 있습니다.

NI DIAdem 소프트웨어는 데이터 수집 과정에서 모은 데이터 및 시뮬레이션 과정에서 생성된 데이터를 관리, 분석, 리포트하는 소프트웨어입니다. DIAdem 오프라인 분석 및 리포트 기능은 PCB 스트레인 게이지 테스트 도중 수집된 대량의 데이터에 신속하게 액세스하고, 일관된 리포트를 제공하고, 데이터를 시각화할 수 있는 완벽한 도구입니다.

C 시리즈 및 LabVIEW 기반 시스템을 사용하는 변형률 검증 및 모니터링 프로그램을 통해 NI는 변형률과 관련된 장애 및 현장 반환을 방지하는 데 성공했습니다. NI는 500개 이상의 고유한 하드웨어 제품을 생산하며, 대부분은 PCB 기반 제품입니다. IPC/JEDEC-9704 가이드라인이 도입되었을 때, NI는 PCB 스트레인 게이지 테스트를 내부적으로 사용하였습니다. 특히 27 x 27 mm보다 큰 BGA 구성요소를 가진 도선 없는 제품에 대해 말이죠.

오늘날 사용 가능한 최신 기술인 볼 눈금 어레이 및 도선 없는 도선 재료와 같이 엔지니어가 소형 및 환경 친화적인 전자 제품을 설계할 수 있지만, 엔지니어들은 PCB 및 PCB 기반 제품의 설계 및 제조에서 새로운 과제가 발생합니다. PCB 스트레인 게이지 테스트는 PCB 기반 제품의 제조에서 높은 스트레스를 유발하고 손상 가능성이 있는 프로세스를 사전 예방적으로 파악하여 이러한 문제 중 하나를 해결합니다. NI는 유연한 소프트웨어와 모듈형 하드웨어를 통해 PCB 스트레인 게이지 테스트에 필요한 요구 사항을 충족할 수 있는 확장 가능한 시스템을 제공합니다.

참고 문헌

[1] IPC-9704 가이드라인 문서
        http://portal.ipc.org/Association/Index.htmko
[2] 스트레인 변환과 로제트 게이지 이론
        http://www.ae.gatech.edu/people/jcraig/classes/ae3145/Lab2/strain-gage-rosette-theory.pdf

관련 자료

• NI 구조 테스트 솔루션 자세히 보기