고속 디지털 I/O 디바이스의 고급 기능 : 데이터 지연

개요

본 기술 백서는 고속 디지털 I/O 디바이스의 고급 기능: 기술 백서 시리즈의 일부입니다.

고속 디지털 통신에서 설정 시간, 보유 시간과 같은 요소로 인해 클럭의 엣지에서 데이터를 지연하는 것이 중요합니다. 본 문서에서는 데이터 지연에 영향을 미치는 여러 설정과 요소들을 살펴봅니다.

내용

데이터 지연

데이터 지연을 이용하여 수집 채널, 생성 채널 및 반출 클럭의 위상을 편이(shift)할 수 있습니다. 데이터 및 클럭 위치를 설정함으로써 사용자는 여러 일반적인 어플리케이션 (설정 및 보유 시간 측정, 전파 지연 측정, 고속 데이터 전송간 타이밍 마진 극대화 등)을 위해 NI 디지털 웨이브폼 분석기를 사용할 수 있게됩니다. 데이터 지연은 SMC(Synchronization and Memory Core) 기반 제품에서만 사용가능합니다. 본 제품에서, 생성에 대한 하나의 데이터 지연 값과 수집에 대한 하나의 지연값을 가집니다. 또한 채널별 생성 또는 수집에 지연을 적용하도록 선택할 수도 있습니다.

본 기능은 더욱 빠른 디지털 속도에 있어 특히 중요합니다. 그 이유는 더욱 높은 속도에서는 클럭 주기가 더 작아지기 때문입니다. 이같은 더욱 작아진 클럭 주기으로 인해 상승 또는 하강 엣지에서 샘플링하는 것만으로 충분하지 않습니다. 왜냐하면 데이터가 유효한 길이가 클럭의 상승 또는 하강 엣지에 해당하지 않을 수도 있기 때문입니다. 따라서, 특정 값으로 클럭을 편이하여 데이터가 유효할 때만 샘플링할 수 있도록 하며, 설정 및 보유 시간에 샘플링될 수 있는 거짓 데이터를 줄일 수 있습니다.

예를 들어, 수집 채널을 클럭 주기의 1/64 만큼 지연할 수 있으며, 생성 채널을 클럭 주기의 1/256 만큼 지연할 수 있습니다.

그림 1은 생성에 사용되는 데이터 지연입니다. 데이터 지연 tDD(Tx),은 지정된 양만큼 데이터를 지연하기 위해 Clock to Out Time (tCO)에 추가됩니다.

그림 1. 데이터 지연 (생성): 클럭이 편이되어 데이터에 맞게 정렬되지 않으므로 샘플링이 설정과 보유 시간 외에 발생함을 보장합니다. 이를 통해 전파 지연과 같은 현상이 발생하는 어플리케이션에 도움이 됩니다.

데이터 지연은 수집에서도 사용됩니다. 본 경우, 샘플은 tDD(Rx). 만큼 지연됩니다. 

그림 2. 데이터 지연 (수집): 데이터 지연은 디지털 신호의 수집에도 사용됩니다. 위의 그림에서 클럭이 일정 양만큼 편이되어 신호가 디지털 신호의 깨끗한 영역에서 샘플링될 수 있습니다. 데이터 지연을 사용하면 전이 영역에서 샘플링할 경우 발생하는 "나쁜" 샘플링을 방지할 수 있습니다.

데이터 위치 설정

고속 수집 및 생성의 경우, 다음과 같은 세 가지 데이터 위치 설정이 있습니다.

•     샘플 클럭 상승 엣지 – 데이터는 클럭의 상승 엣지에서 생성/수집됩니다.

•     샘플 클럭 하강 엣지 – 데이터는 클럭의 하강 엣지에서 생성/수집됩니다.

•     샘플 클럭 상승 엣지로부터의 지연 – 데이터는 클럭의 상승 엣지 이후 지정된 시간에 생성/수집됩니다. 데이터 위치 지연 해상도는 클럭 주파수에 따라 다양합니다.

  데이터 위치 지연 해상도

대부분의 NI 디지털 웨이브폼 생성기/분석기에는 세 가지의 내부 독립 지연 매커니즘이 있습니다. 즉, 동적 생성을 위한 매커니즘, 동적 수집을 위한 매커니즘 그리고 반출된 샘플 클럭을 위한 매커니즘이 있습니다. 지연 매커니즘은 최고 하나의 풀 샘플 클럭 주기, 샘플 클럭 주기의 1/256 스텝에서, 25 MHz 및 그 이상의 샘플 클럭 주파수에 대해 데이터 및 클럭 위치를 지연할 수 있는 기능이 있습니다. 지연을 위한 유효한 주파수 및 범위는 디바이스의 사양 문서를 참조하십시오.

6544/6545 NI 디지털 웨이브폼 생성기/분석기는 운영 주파수에 따른 다양한 스템들에 대한 별개의 지연 메커니즘을 가지고 있습니다. 

주파수 해상도 운영
표 1은 NI 디지털 파형 생성기/분석기의 내부 샘플 클럭이 생성할 수 있는 주파수에 대한 지연 매커니즘의 해상도를 나열하고 있습니다. 본 표에 나열되어 있지 않은 25MHz 이상의 내부에 공급되는 주파수의 경우, 지연 해상도는 샘플 클럭 주기의 1/256입니다.

 

작동 주파수1

해상도/스텝 크기

200 MHz

20 ps2

100 MHz

39 ps2

66.7 MHz

59 ps2

50 MHz

78 ps

40 MHz

98 ps

33.3 MHz

117 ps

28.6 MHz

137 ps

25 MHz

156 ps

1 모든 작동 주파수가 사용자의 디바이스에 적용가능한 것은 아닙니다
2 NI 656x 디바이스의 경우, 지원되는 스텝 크기에 관한 더 자세한 정보는 디바이스 사양 문서를 참조하십시오.

표 1. 본 표는 디바이스의 각 다른 작동 주파수에서 얻을 수 있는 가장 작은 스텝 크기/해상도를 보여줍니다.

최저 주파수 해상도
데이터 위치 지연 해상도를 볼 때는 데이터 지연이 이루어지는 주파수에 보다 낮은 한계가 있다는 것을 알고 있어야 합니다. 표 2는 NI 디지털 파형 생성기/분석기의 최저 주파수와 고유 해상도를 상세히 나타내고 있습니다.

 

디바이스

최저 주파수

해상도

NI 6541/6542

25 MHz

40 ps

NI PXIe-6544/6545

100 Hz

.5 ps

NI 655x

25 MHz

40 ps

NI 656x

25 MHz

20 ps

표 2. HSDIO 디바이스를 위한 최저 주파수 해상도

표 2의 핵심사항:
아래 표는 NI 디바이스에 대한 각각의 최저 주파수와 고유 해상도를 나열하고 있습니다. NI 6544/6545는 기타 NI 디지털 파형 생성기/분석기에 비해 높은 해상도를 갖추고 있기 때문에 데이터 위치 지연을 지원할 수 있는 주파수는 보다 낮다는 점을 활용할 수 있습니다.

  유효한 데이터 지연 범위

50 MHz 보다 높은 주파수에서, 데이터 지연을 합법적으로 0 ~ 1 클럭 주기 사이의 모든 분할값으로 구성할 수 있습니다.

그러나 25 ~ 50 MHz 주파수 범위에서는 동일한 클럭 주기의 부분은 데이터 지연을 지원하지 않습니다. 25 ~ 50 MHz 사이의 주파수의 경우, 사용자는 합법적으로 데이터 지연을 0 ~ 1 샘플 클럭 주기의 모든 값으로 구성할 수 있습니다. 단 다음의 경우는 제외됩니다.    및  (여기서 Tp는 샘플 클럭의 기간을 표시함)

 

그림 3. 본 이미지는 데이터 위치를 지연하기 위한 합법/비합법 설정값을 비교합니다.

생성을 위한 데이터 지연

niHSDIO Configure Data Delay Position를 사용할 수 있습니다. 지연은 클럭 주기의 작은 부분으로 지정되는 입력 요소“delay”에 의해 지정됩니다. niHSDIO Configure Data Position의 위치 파라미터는 아래의 그림과 같이 Delay from Sample Clock Rising Edge로 설정되어야 합니다.


[+] 크게보기

그림 4. 본 이미지는 내쇼날 인스트루먼트 고속 디지털 I/O 보드를 사용하여 디지털 신호를 생성하는 동시에 데이터 지연을 위해 LabVIEW를 사용하는 예를 설명합니다.

 수집을 위한 데이터 지연

아래 그림에서 niHSDIO Configure Data Delay Position이 지연 설정에 사용된다는 것을 알 수 있습니다. 생성과 유사하게, niHSDIO Configure Data Position의 위치 요소는 Delay from Sample Clock Rising Edge로 설정되어야 합니다.


[+] 크게 보기

그림 5. 본 이미지는 내쇼날인스트루먼트 고속 디지털 I/O 보드를 사용하여 디지털 신호를 수집하는 동시에 데이터 지연을 사용하는 예를 설명합니다.

텍스트 기반 환경에서 niHSDIO_ConfigureDataPosition 명령을 사용하고 위치 요소를 NIHSDIO_VAL_DELAY_FROM_SAMPLE_CLOCK_RISING_EDGE로 설정할 수 있습니다. 그 후 niHSDIO_ConfigureDataPositionDelay 함수를 사용하고 delay 요소를 클럭 주기의 부분으로 설정할 수 있습니다. HSDIO를 위한 C 프로그래밍 예제를 Programs»National Instruments»NI-HSDIO»Examples»c 에서 찾을 수 있습니다.

 데이터 지연 사용

설정 및 보유 시간을 보상하기 위해 데이터 지연 기능을 사용할 수 있습니다. 서로 통신하고자 하는 두 디바이스의 설정 및 보유 시간을 생각해봅시다. NI HSDIO 디바이스가 데이터를 생성하고 DUT에 클럭을 제공하는 경우를 생각해봅니다. 데이터 라인이 클럭 엣지와 정확하게 변한다면 그 후 NI HSDIO 디바이스는 DUT에 설정 및 보유 시간을 제공하지 않습니다. 클럭 엣지 전후 일부 기간동안 불안정 (변화지않음)합니다. 데이터 지연은 본 신호를 편이하고 DUT의 설정 및 보유 시간을 위배하지 않도록 하는 솔루션을 제공합니다. 설정 및 보유 시간이 데이터 지연을 위해 가장 보편적으로 필요하지만, 정착 시간 및 전파 지연과 같은 다른 DUT 타이밍 요소 또한 데이터 지연을 요구합니다.

왕복(round trip) 지연 제거

입력-응답 어플리케이션을 수행하는 동안, 데이터를 디지털 테스터로부터 케이블 및 DUT를 통해 이동시키고 다시 테스터로 보내는 데 필요한 시간을 왕복 지연 (RTD)이라고 합니다.

왕복 지연은 입력 데이터의 시작과 동기화된 엣지가 있는 신호를 반출로 설명됩니다. 본 신호는 동일한 길이의 케이블을 통해 수집 시작 트리거로 연결되어야 신호가 데이터와 동일한 왕복 지연을 갖게됩니다. Data Active Event는 입력 데이터의 시작과 동기화되었으므로 본 태스크를 수행하는 데 사용됩니다.

다음 그림은 왕복 지연을 제거하는 데 연관된 신호 연결을 설명합니다.


[+] 크게 보기
그림 6. 위의 그림은 디지털 테스트 시스템에서 데이터 지연을 어떻게 사용하는 지 설명합니다.

예를 들어, PFI 1에서 Data Active Event를 반출하여 PFI 2로 연결합니다. 이는 수집 시작 트리거 소스로 구성할 수 있습니다. 그 후 생성 샘플 클럭을 DDC CLK OUT로 반출하고 수집 샘플 클럭 소스를 STROBE로 구성할 수 있습니다. 케이블 길이를 맞추어야 신호가 데이터와 동일한 왕복 지연으로 연결될 수 있습니다. 본 방식을 통해 클럭, 컨트롤 신호, 데이터 신호가 모두 동시에 디바이스에 도착함을 보장할 수 있습니다.

왕복 딜레이를 설명하는 또 다른 방식은 Data Active Event의 지연된 버전을 내부적으로 수집 시작 트리거에 연결하는 방법입니다. 본 방식을 사용하기 위해 총 왕복 지연을 반드시 알아야 합니다. 일단 지연을 알고 있으면 Data Active Internal Route Delay 프로퍼티 또는 NIHSDIO_ATTR_DATA_ACTIVE_INTERNAL_ROUTE_DELAY 속성을 클럭 주기 개수로 설정합니다. 그 후 Data Position Delay 프로퍼티 또는 NIHSDIO_ATTR_DATA_POSITION_DELAY 속성을 원하는 부분 지연으로 설정합니다.

결론

HSDIO의 데이터 지연 기능은 빠른 디지털 신호에 유용합니다. 데이터 지연을 사용하여 설정 및 보유 시간과 같은 요소로 인해 발생하는 샘플링 오류를 제거할 수 있습니다. 기간의 부분만큼 클럭을 위상 편이 하게 되면 디바이스는 데이터의 깨끗한 영역, 즉 상승 시간, 설정 시간 및 보유 시간 등의 요소에 의해 영향받지 않고 샘플링을 진행할 수 있습니다.