FPGAのコードをコンパイルする際の、最適なタイムベースについて。

使用ソフトウェア:
使用ソフトウェア・バージョン: N/A
使用ソフトウェア・バージョンに特化: N/A
二次のソフトウェア: N/A

問題: コンパイル時に選択肢として提示される、40MHz,80MHz,120MHz,160MHz,200MHzのタイムベースのうち、私はどれを選択するべきでしょうか。
また、この選択は重要ですか。

解決策: すべてのLabVIEW FPGAコードはデフォルトで40MHｚのクロッタイムベースを選択してコンパイルされます。
変更するには、目的のタイムベースを選択してください。
選択したタイムベースで実際にコンパイルすることができるかは、コンパイルをして初めて知ることができます。

ヒント: あなたのアプリケーションにとって、速度が重要な要因であるなら、より速いレートでにコンパイルしてください。

1. まずは40MHzで、コンパイルを行ってください。
   
2. 最大クロックレートを確認するために、レポートを参照します。 例えば、下のスクリーンショットでは、最大レートは88.802MHzです。
3. , 実際に表示されている最大レートより大きく、かつその中で一番小さいレートをコンパイル時に選択してください。たとえば、88.8MHzが、レポートに表示されていたのであれば、120MHzを選択してください。通常、Xilinxコンパイラーはこのような場合、利用可能な最大のレートを使用するように設定を自動に変更します。
4. 問題なくコンパイルが行えたようであれば、FPGAは、最大レートで動作します。
   もし、問題が発生した場合は、次に小さなタイムベースを選択して、コンパイルを試みてください。

関連リンク:

添付:


- 59.gif



報告日時: 11/06/2003
最終更新日: 09/28/2005
ドキュメントＩＤ: 335JOIFL