为什么我的FPGA编译时需要一个40.41MHz频率的时钟?



主要软件:
主要软件版本: N/A
主要软件修正版本: N/A
次要软件: N/A

问题:

在LabVIEW FPGA 2009 环境下,在我的FPGA编译后的最终时序报告中,我发现它需要一个频率是40.41MHz的时钟。如下图截图所示:

Compilation Report Screen Capture

为什么不是40.00 MHz?



解答:

编译器将时钟频率要求在40.41 MHz 而不是40.00 MHz 是考虑到了厂商生产的晶振的最大相位抖动。每一个FPGA器件的抖动参数都在相关的细节说明文档中有列出。

所有时钟都有一个精准度。无论是由多么好的晶振产生的时钟信号,都会存在一定的抖动。为了保证在40.00 MHz 时钟信号存在抖动的情况下程序也能正确运行,我们会加上一些严格的时序约束。因此对于40.00 MHz 的时钟信号,为了防止抖动产生非预期的结果,我们对时钟频率稍微要求更加严格一些。这就表明,如果我们将时序约束中的时钟信号设置为40.41 MHz ,那么就算晶振产生了最大的抖动情况,我们仍然能保证我们板卡上的FPGA程序工作正常。



相关链接: NI R Series Multifunction RIO Specifications (June 2009)

附件:





报告日期: 02/05/2010
最近更新: 08/18/2010
文档编号: 564IL56C