プログラム可能な機能的インタフェース (PFI) ラインは、使用するデータ収集デバイスのシリーズによって異なる機能を持ちます。詳細については、デバイスのマニュアルを参照してください。シリーズごとの機能の概要を以下に示します。
Xシリーズデバイスには、最大16のPFIラインがあります。 各PFIラインは、以下のように個別に構成できます。
各PFIラインは、スタティックデジタル入力またはスタティックデジタル出力として個別に構成できます。端子がスタティックデジタル入力または出力として使用される場合、P1.xまたはP2.xと呼ばれます。I/Oコネクタでは、各端子はPFI x/P1.xまたはPFI x/P2.xとラベル付けされています。PFIライン信号の電圧入力レベル、電圧出力レベル、および電流駆動レベルは、各デバイスの仕様に記載されています。
PFIラインは、デジタル変化を検出するように構成することもできます。PFIラインの値はハードウェアタイミングタスクでは読み取れませんが、変化検出イベントを発生させるために使用できます。たとえば、8つのタイミングDIOラインで変化検出を行いたいが、8つのラインの変化とは無関係に1秒ごとにラインの値が更新されていることを確保したい場合、PFIラインを変化検出用に設定し、1 Hz信号を接続することができます。
各PFI、RTSI、PXI_STAR、またはPXIe-DSTAR<A, B>信号に対して、プログラム可能なデバウンスフィルタを有効にできます。フィルタを有効にすると、デバイスはフィルタクロックの各立ち上がりエッジで入力信号をサンプリングします。Xシリーズデバイスは、オンボード発振器を使用してフィルタクロックを生成します。
Mシリーズデバイスには、最大16のPFIラインがあります。各PFIは、以下のように個別に構成できます。
各PFIラインは、スタティックデジタル入力またはスタティックデジタル出力として個別に構成できます。端子がスタティックデジタル入力または出力として使用される場合、P1.xまたはP2.xと呼ばれます。I/Oコネクタでは、各端子はPFI x/P1.xまたはPFI x/P2.xとラベル付けされています。スタティックI/Oは、ハンドシェイクやハードウェア制御タイミングを使用しない基本的なデジタルI/Oです。スタティックI/Oモードは割り込み駆動であるため比較的低速で、コンピュータによっては最大約10 kHzまで使用できます。
端子がタイミング入力または出力信号として使用される場合、PFI x (xは0～15の整数) と呼ばれます。端子がスタティックデジタル入力または出力として使用される場合、P1.xまたはP2.xと呼ばれます。I/Oコネクタでは、各端子はPFI x/P1.xまたはPFI x/P2.xとラベル付けされています。PFI信号の電圧入力レベル、電圧出力レベル、および電流駆動レベルは、各デバイスの仕様に記載されています。
Measurement and Automation Explorer (MAX) では、Mシリーズデバイスのデバイス経路タブに使用可能な経路情報が表示されます。さらに、各PFI信号でプログラム可能なデバウンスフィルタを有効にできます。フィルタを有効にすると、デバイスはフィルタクロックの各立ち上がりエッジで入力信号をサンプリングします。Mシリーズデバイスは、オンボード発振器を使用して40 MHzのフィルタクロックを生成します。
Eシリーズデバイスには、以下のように構成できる10のPFIラインがあります。
外部タイミング信号は任意のPFIラインから入力でき、複数のタイミング信号が同時に同じPFIラインを使用することができます。この柔軟な経路設定の仕組みにより、異なるアプリケーションでI/Oコネクタへの物理的接続を変更する必要性が減ります。PFIラインを入力として使用する場合、各PFIラインをエッジまたはレベル検出および極性選択用に個別に構成できます。極性選択は任意のタイミング信号に使用できますが、エッジまたはレベル検出は制御されている特定のタイミング信号によって異なります。各タイミング信号の検出要件は、その信号について説明しているセクションに記載されています。
特定の内部タイミング信号を出力するように各PFIラインを個別に有効にすることもできます。たとえば、Counter 0 Source信号がI/Oコネクタで出力として必要な場合、ソフトウェアでPFI 8/CTR 0 SRCピンの出力ドライバをオンにできます。ただし、この信号は他のPFIラインで出力することはできません。
Sシリーズデバイスには、以下のように構成できる10のPFIラインがあります。
入力として使用する場合、各PFIラインはアプリケーション信号の種類（アナログ、カウンタ）に応じてエッジまたはレベル検出用に構成できます。PFIラインに接続された外部タイミング信号は、内部的に複数のタイミング信号によって同時にアクセスされる場合があります。この柔軟な経路設定の仕組みにより、異なるアプリケーションでI/Oコネクタへの物理的接続を変更する必要性が減ります。
出力として使用する場合、内部タイミング信号をPFIピンに経路設定する柔軟性は低くなります。たとえば、Counter 0 Source信号を出力として使用する場合、PFI8/CTR 0 SRCピンのみでアクセスできます。PFIラインに出力可能な内部タイミング信号は以下のとおりです。