ダイナミック信号集録（DSA）同期の基礎
内容
同期とは
多くのDSAアプリケーションでは、多数のデバイスで複数の入出力操作を同時に行う必要があります。 これらの入力と出力を同期することで、異なる操作が確実に時間的に相関します。 これにより、集録および生成されたデータ信号の時間的調整または比較が容易になります。 2つ以上のデバイスを同期することで、DSA測定システムのチャンネルカウントを拡張しながら、単一デバイスのチャンネル間で一般的に見られる高い位相確度を維持することができます。 基本的な同期用語のリファレンスについては、以下のリンクにある「同期の基礎」開発ゾーンを参照してください。
特定のDSAハードウェアに応じて、サンプリングクロックタイムベース同期または基準クロック同期を使用します。 ただし、ADCレベルでは、どちらの方法もクロック、同期パルス、および開始トリガを共有することで同期を実現します。
サンプリングクロックタイムベースによる同期
サンプリングクロックタイムベースで同期されたDSA計測システムを構成するには、1つの「マスタ」DSAデバイスがそのサンプリングクロックタイムベース信号を他のすべての「スレーブ」デバイスにエクスポートして同期します。 サンプリングクロックタイムベースはサンプリングクロックの大きな倍数で、デバイスによっては26.2 MHzに達する場合があります。 このクロックはすべてのデバイスのADCを制御するため、この信号の相対位相は同期にとって非常に重要です。
PXIシステムでは、マスタDSAデバイスはシャーシのマスタタイムベーススロット（通常は2番目のスロット）に取り付ける必要があります。 マスタDSAデバイスは、シャーシのPXI Starトリガライン (同期性能を向上できるポイント間経路設定ライン) (特に5 ns以下の伝播遅延および1 ns以下のモジュール間遅延) を駆動するために、このスロットに配置する必要があります。
メモ: 公開されているマスタタイムベース同期方法は、PXIシャーシが使用されている場合にのみ有効です。シャーシがPXIeの場合、DSAデバイスはPXI Starラインにアクセスできません。PXIeシャーシでマスタサンプリングクロックタイムベース同期を使用する場合、すべてのDSAデバイスはスレーブである必要があります。
PXI Starトリガラインを駆動できるタイミングモジュールはマスタである必要があります。詳細については、『NIダイナミック信号集録ユーザマニュアル』の「マスタサンプリングクロックタイムベース同期」セクションを参照してください。
スロット2のマスタデバイスによって生成されたタイムベース同期信号は、バックプレーンを介してシャーシ内の他のモジュールからアクセスされます。
メモ: マスタモジュールは、スロット3～14のモジュールのPXI Starトリガラインでタイムベース同期信号を経路設定できます。
マスタデバイスは、すべてのスレーブボードに同期パルスを経路設定する必要がありますが、これは任意のPXIトリガラインを使用して行えます。この同期パルスは、最初にシステム全体のADCとDACを同時にリセットし、その後ボード上のすべてのクロックをナノ秒以内に位相合わせします。 最後に、すべてのボードで同時に集録を開始するには、マスタデバイスではなくデバイスの1つからの開始トリガを、PXIトリガラインの1つを介して他のデバイスにエクスポートする必要があります。
PCIシステムでは、タイムベース同期信号、同期パルス、および開始トリガは、システムのデバイスを接続するRTSIケーブルの1つのラインに経路設定されます。
メモ: 3つの信号にはそれぞれデフォルトラインがあります。
図1:PXI、PXIe、およびPCIサンプリングクロックタイムベースの同期
cDAQシステムでは、サンプリングクロックタイムベース同期はシャーシ内のDAQmxドライバ (9178、9174) によって処理されます。 チャンネル拡張により、ドライバはサンプリングクロックタイムベース、同期パルス、および開始トリガをモジュール間で自動的に共有します。 異なるタイムベースを持つDSAモジュールを使用する同期アプリケーションでは、DAQmxはすべてのモジュールのタイムベースソースとして最速のタイムベースを持つモジュールを任意に選択します。 低速のサンプリングクロックタイムベースを使用する場合は、タスクの「サンプリングクロックタイムベースソース」プロパティを指定します。
図2:サンプリングクロックタイムベースプロパティ
図3: チャンネル拡張によるcDAQサンプリングクロックタイムベース同期
基準クロック同期
基準クロックで同期されたDSA計測システムを構成するには、マスタデバイスとスレーブデバイスの両方で、サンプリングクロックを介してADCまたはDACをPXIおよびPXIeシャーシのバックプレーン上の共有基準クロックにロックします。この共有基準クロックは、PXIおよびPXIeシャーシバックプレーン（PXI_CLK10）のネイティブ10 MHz基準クロック、またはPXI_CLK10ラインを駆動する外部ソースです。
PXIシャーシは、独立したバッファによって駆動される各周辺スロットにクロックを供給します。 この基準クロックの確度は25 ppmで、シャーシのStarトリガスロット（スロット2）に取り付けられたPXIまたはPXIeモジュールから供給される別の10 MHzクロックで上書きできます。 外部クロックソースでラインを駆動すると、シャーシのバックプレーンで生成された10 MHzソースが自動的に無効になります。 マスタデバイスとスレーブデバイスは任意のスロットに取り付けることができ、シャーシ内のすべてのデバイスをこの方法で同期できます。 任意に選択されたマスタボードは、PXIトリガラインの1つに同期パルスを発行してADCとDACをリセットし、分周カウンタをリセットしてシステムのクロックをナノ秒以内に位相合わせします。 1つのDSAデバイス（マスタである必要はありません）がPXIトリガラインの1つに開始トリガをエクスポートし、同期されたデバイスがデータを同時に集録または生成するように強制します。 このタイプの同期（表1を参照）をサポートするDSAデバイスには、基準クロックにロックできる位相ロックループ（PLL）回路が搭載されています。
図4:基準クロック同期
同期方法デバイスサポート
