デジタルタイミング:クロック信号、ジッタ、ヒステリシス、アイダイアグラム

デジタル信号を送信する場合、0または1が送信されます。ただし、異なるデバイスで通信するには、送信されるビットにタイミング情報を関連付ける必要があります。デジタル波形はクロック信号を基準とします。クロック信号は、各プロセスが正確な瞬間にトリガされるように、デジタルシステムのすべての部分にタイミング信号を提供する伝導体と考えることができます。

クロック信号は、固定周期の方形波です。周期は、1つのクロックエッジから次の同様のクロックエッジまで測定されます。ほとんどの場合、1つの立ち上がりエッジから次の立ち上がりエッジまで測定されます。クロックの周波数は、クロック周期の逆数で計算できます。

^{図1: デジタル波形は、データ転送中にデジタル送信機と受信機を同期するための固定周期を持つクロック信号を基準とする。}

クロック信号のデューティサイクルは、波形が論理HIGHレベルにある波形周期の割合となります。図2は、異なるデューティサイクルの2つの波形の違いを示しています。30%のデューティサイクル波形は、50%のデューティサイクルよりも論理HIGHレベルの時間が短いことがわかります。

^{図2:信号のデューティサイクルは、波形が論理HIGHレベルにある時間の割合となる。}

クロック信号は、データ転送中にデジタル送信機と受信機を同期するために使用されます。たとえば、送信機はクロック信号の各立ち上がりエッジを使用してデータの各ビットを送信し、受信機は同じクロックを使用してデータを読み取ることができます。このシナリオでは、デバイスのアサートエッジは立ち上がりエッジ (LOWからHIGH) です。その他のデバイスでは、立ち下がりエッジ (HIGHからLOW) です。クロックのアサートエッジは、アクティブクロックエッジとも呼ばれます。デジタル送信機は各アクティブクロックエッジで新しいデータサンプルを駆動し、受信機は各アクティブクロックエッジでデータをサンプリングします。新しいデバイスは、クロックの立ち上がりエッジと立ち下がりエッジの両方を使用し始めています。これらはダブルデータレート (DDR) デバイスと呼ばれます。実際には、データはクロックのアサートエッジから少し遅れて送信されます。この遅延は、Clock-to-Out時間と呼ばれます。

受信機がデジタルラインでデータをサンプリングする際は、データを確実に受信するために注意すべき2つのタイミングパラメータがあります。セットアップ時間 (ts) は、受信機が入力を受信するように設定する間に、データが中断されることなく有効な論理レベルでなければならない時間です。ホールド時間 (tH) は、データが受信機によってサンプルされた後、データが状態を変更するまで状態を保持するのに必要な時間を指定します。セットアップ時間とホールド時間を組み合わせて、受信機がデータを確実にサンプリングできるように、受信機のクロックのアサートエッジの周りに安定したウィンドウを設定します。図3は、立ち上がりエッジクロック信号を基準としたセットアップ時間とホールド時間を示します。多くの場合、デジタル信号は電源レールの中間で電圧を切り替えます。このため、時間基準マーカは信号エッジの中点に配置されます。

^{図3:信号のデューティサイクルは、波形が論理HIGHレベルにある時間の割合となる。}

デジタルシステムでは、タイミングは最も重要な要素の1つです。デジタル通信の信頼性と確度は、タイミングの品質によって決まります。しかし、現実の世界には、理想的なものはありません。以下は、特定のデジタル信号のタイミングをよく理解するための一般的な用語と方法です。

ジッタ

ジッタは、イベントの理想的なタイミングから実際のタイミングまでの偏差です。これが何を意味するかを理解するには、デジタル正弦波を送信し、それを方眼紙にプロットすることを想像してみてください。各四角形はクロックパルスに対応します。垂直ラインは等間隔であるため、完全に周期的なクロック信号となります。各クロックパルスで3ビットを受信し、そのポイントを方眼紙にプロットします。周期的な性質があるため、最終的にはきれいな正弦波となります。

^{図4:周期的なサンプリングクロックにより、デジタルシステムは正しく正確に通信できる。}

ここで、これらのラインの間隔が等間隔でない場合を考えてみましょう。これにより、クロック信号の周期性が低下します。データをプロットすると、データが同じ間隔ではないため、正しく見えません。

^{図5:クロック信号にジッタがあると、デジタル波形が歪む。}

図5では、クロック信号の遷移間の距離が同じ間隔ではないことがわかります。これがクロックのジッタです。上の図ではジッタの量が誇張されていますが、ジッタのあるクロックによってサンプルが不均一な間隔でトリガされる可能性があることを示しています。この不均一性により、記録および再生しようとしている波形に歪みが生じます。

ここで、1と0だけのデジタル信号の観点からジッタを見てみましょう。ジッタは、イベントの理想的なタイミングから実際のタイミングまでの偏差です。単一パルスを見ると、ジッタは実際の信号から時間的に理想的な位置までのエッジタイミングの偏差です。 

^{図6:単一パルスのジッタは、エッジタイミングの偏差。}

ジッタは通常、基準信号のゼロ交差から測定されます。これは、クロストーク、同時スイッチ出力、その他に定期的に発生する干渉信号から起こります。ジッタは時間の経過とともに変化するため、ジッタの測定と定量化は、秒単位のジッタ範囲のオシロスコープでの視覚的な推定から、経時的な標準偏差などの統計に基づく測定まで、さまざまな場合があります。

ドリフト

もう1つの一般的なタイミング問題はドリフトです。クロックドリフトは、送信機のクロック周期が受信機のクロック周期とわずかにずれた場合に発生します。最初は、それほど大きな違いはないかもしれません。しかし、時間の経過とともに2つのクロック信号の差異が大きくなり、同期の喪失やその他の誤差が発生する可能性があります。 

立ち上がり時間、立ち下がり時間、アベレーション

ドリフトがあっても、理論的にはデジタル信号が0から1になるのは瞬時に起こります。しかし実際には、信号がHIGHレベルとLOWレベルの間で変化するのには時間がかかります。立ち上がり時間 (trise) は、信号がLOWレベルとHIGHレベルの間の電圧が20%から80%に上昇するのにかかる時間です。立ち下がり時間 (tfall) は、信号がLOWレベルとHIGHレベルの間の電圧が80%から20%に低下するのにかかる時間です。

^{図7:立ち上がり時間と立ち下がり時間は、信号がLOWレベルとHIGHレベルの間で電圧を変化させるのにかかる時間の長さを示す。}

これに加えて、実際の条件では、信号が電圧レベルに達することはほとんどなく、クリーンな状態を維持します。エッジの後に信号が実際に電圧レベルを超えた場合、ピーク歪みはオーバーシュートと呼ばれます。信号がエッジの前の電圧レベルを超える場合、ピーク歪みはプレシュートと呼ばれます。エッジ間で、信号が電圧レベルを下回ってドリフトする場合、これはアンダーシュートと呼ばれます。

^{図8:オーバーシュート、プレシュート、アンダーシュートは、まとめてアベレーションと呼ばれる。}

オーバーシュート、プレシュート、アンダーシュートは、まとめてアベレーションと呼ばれます。アベレーションは、ボードレイアウトの問題、不適切な終端、または半導体デバイス自体の品質問題によって発生することがあります。

整定時間

デジタル信号が電圧レベルに達すると、多少バウンスした後で、一定の電圧に落ち着きます。整定時間 (ts) は、アンプ、リレー、またはその他の回路が安定した動作モードに達するまでに必要な時間です。デジタル信号集録では、フルスケールステップの整定時間は、信号が特定の確度に達し、その範囲内にとどまるのに必要な時間です。

^{図9:整定時間は、信号が特定の確度に達し、その範囲内にとどまるまでの時間。}

ヒステリシス

ヒステリシスとは、論理LOWからHIGHへの遷移の検出と、論理HIGHからLOWへの遷移の間の電圧レベルの差を指します。これは、入力LOW電圧から入力HIGH電圧を減算して算出できます。

^{図10:ヒステリシスは、ある論理値から別の論理値への遷移検出間の電圧レベルの差である。}

ヒステリシスはデジタルシステムの高周波数ノイズに対するイミュニティ (電磁環境耐性) を自然に提供するため、デジタルデバイスにとって有益な特性です。このノイズは、しばしば論理レベルのHIGHエッジレートの遷移によって発生し、1つの電圧しきい値だけで論理状態の変更を決定した場合には、デジタルデバイスが誤まった遷移検出を行う可能性があります。これを図11に示します。最初のサンプルは論理LOWレベルとして集録されます。2番目のサンプルも、信号がHIGHレベルしきい値に到達していないため、論理LOWレベルの状態です。3番目と4番目のサンプルは論理HIGHレベルで、5番目のサンプルは論理LOWレベルです。

^{図11:ヒステリシスは、デジタルシステムの高周波ノイズにある程度の耐性を提供する。}

電圧しきい値が固定されたデバイスでは、耐ノイズ性マージン (NIM) およびヒステリシスはユーザが選択するシステムのコンポーネントにより決定されます。システムNIMおよびヒステリシスの両方は、システムに耐ノイズ性を提供します。しかし、特定のロジックファミリでは常に、ヒステリシスが大きくなればNIMが小さくなる、またはその逆の現象が発生するなどのトレードオフがあります。電圧しきい値を設定する方法を決定するには、システムの信号品質を慎重に調べて、HIGHおよびLOW論理レベルからの耐ノイズ性 (より大きいNIM) が必要か、論理レベル遷移での耐ノイズ性 (より大きいヒステリシス) が必要かを判断する必要があります。

スキュー

スキューとは、クロック信号が異なる時間に異なるコンポーネントに到達することです。ドリフトとは異なり、クロック信号の周期は同じです。到着時刻が異なります。これは、ワイヤの長さ、温度変化、入力キャパシタンスの違いなど、さまざまな要因によって発生する可能性があります。チャンネル間スキューは通常、デバイス上のすべてのデータチャンネル間のスキューを指します。各サンプルが集録される時に、1つのデータチャンネルがサンプルされる時間は他のデータチャンネルと同じではありませんが、その時間差はチャンネル間スキューと呼ばれる非常にわずかな時間です。

^{図12:チャンネル間スキューは通常、デバイス上のすべてのデータチャンネル間のスキューを指す。}

アイダイアグラム

アイダイアグラムは、タイミングとレベル誤差を視覚的に確認できるタイミング解析ツールです。実際には、ジッタなどの誤差は頻繁に変化し、非常に小さいため、定量化は困難です。したがって、アイダイアグラムは、最大ジッタを検出し、アベレーション、立ち上がり時間、立ち下がり時間、その他の誤差を測定するための優れたツールです。これらの誤差が増加すると、アイダイアグラムの中央の空白が減少します。

アイダイアグラムは、デジタル信号の異なるセグメントのスイープをオーバーレイすることで作成されます。これには単純なHIGHからLOWへの遷移から、長時間の一貫性を維持した後の独立した遷移まで、可能なあらゆるビットシーケンスを含める必要があります。重ねると目のように見えます。アイダイアグラムは、設計の信号整合性を視覚的に理解する方法です。アイダイアグラムは信号に関するパラメータ情報を表示しますが、HIGHを送信するはずなのにLOWを送信する場合など、論理またはプロトコルの問題は検出しないことに注意してください。

図13は、アイダイアグラムの一般的な用語を示します。

A.HIGHレベルは、1レベルとも呼ばれ、論理HIGHの主要な値です。HIGHレベルの計算値は、アイ周期の中間20%でキャプチャされたすべてのデータサンプルの平均値です。

B.LOWレベルは、0レベルとも呼ばれ、論理LOWの主要な値です。このレベルは、HIGHレベルと同じ領域で計算されます。

C.アイダイアグラムの振幅は、HIGHレベルとLOWレベルの差です。

D.ビット周期は、単位間隔 (UI) とも呼ばれ、アイの交点におけるアイダイアグラムの水平方向の開きの尺度です。これはデータレートの逆数です。アイダイアグラムを作成する場合、時間の代わりに横軸にビット周期を使用すると、異なるデータレートのダイアグラムを簡単に比較できます。

E.アイ高さは、アイダイアグラムの垂直開口度です。理想的には、これは振幅と等しくなりますが、実際にはノイズのため、これが発生することはめったにありません。そのため、システム内のノイズが多いほど、アイ高さが小さくなります。アイ高さは、信号のSN比を示します。

F.アイ幅は水平開口度です。これは、アイの交点の統計的平均の差として計算されます。

G.アイクロスの割合は、デューティサイクルの歪みまたはパルス対称性の問題を示します。理想的な信号は50%です。この割合から逸脱すると、アイは閉じ、信号の劣化を示します。

^{図13:この画像は、アイダイアグラムのHIGHレベル (A)、LOWレベル (B)、振幅 (C)、ビット周期 (D)、アイ高さ (E)、アイ幅 (F)、アイ交差の割合 (G) を示す。}

図14は、実際のアイダイアグラムでの追加測定を示します。

A.ダイアグラムの立ち上がり時間は、個々の立ち上がり時間の平均です。勾配は、タイミング誤差に対する感度を示します。小さいほど良好です。

B.ダイアグラムの立ち下がり時間は、個々の立ち下がり時間の平均です。勾配は、タイミング誤差に対する感度を示します。小さいほど良好です。

C.論理HIGH値の幅は、信号の歪み量 (SN比で設定) です。

D.サンプリングポイントでのSN比は、アイ幅から底部または論理HIGH電圧レンジまでです。

E.信号のジッタ。

F.アイの最も開いている部分は、SN比が最適な場合であり、つまり、サンプリングに最適なタイミングです。

^{図14:この画像は、アイダイアグラムの立ち上がり時間 (A)、立ち下がり時間 (B)、歪み (C)、SN比 (D)、ジッタ (E)、最適なサンプリング時間 (F) を示す。}

• デジタル波形は、データ転送中にデジタル送信機と受信機を同期するための固定周期を持つクロック信号を基準とします。
• クロック信号のデューティサイクルは、波形が論理HIGHレベルである波形周期の割合です。
• クロックのアサートエッジは、アクティブクロックエッジと呼ばれます。
• セットアップ時間とホールド時間は、受信機がデータを確実にサンプリングできるように、受信機のクロックのアサートエッジの周りに安定したウィンドウを設定します。
• ジッタは、イベントの理想的なタイミングから実際のタイミングまでの偏差です。タイミングのジッタにより、信号の歪みが生じることがあります。
• クロックドリフトは、送信機のクロック周期が受信機のクロック周期とわずかに異なる場合に発生し、同期の喪失やその他の誤差が生じることがあります。
• 立ち上がり時間と立ち下がり時間は、信号がLOWレベルとHIGHレベルの間で電圧を変化させるのにかかる時間の長さを示します。
• オーバーシュート、プレシュート、アンダーシュートはアベレーションと呼ばれ、システムの誤差を示します。
• 整定時間は、信号が特定の確度に達し、その範囲内にとどまるまでの時間です。
• ヒステリシスは、デジタルシステムの高周波ノイズにある程度の耐性を提供します。
• スキューとは、クロック信号が異なる時間に異なるコンポーネントに到達することです。
• アイダイアグラムは、タイミングとレベル誤差を視覚的に確認できるタイミング解析ツールです。

• 自動特性評価、検証、製造テスト用のNIデジタル計測器の詳細
• データ収集と制御用のNIデジタルI/O製品の詳細
• すべての計測器の基礎コンテンツをダウンロード