Principes de base de la synchronisation par acquisition de signaux dynamiques (DSA)

De nombreuses applications DSA nécessitent plusieurs opérations d'entrée et de sortie sur de nombreux périphériques en même temps.  La synchronisation de ces entrées et sorties garantit que les différentes opérations sont corrélées dans le temps.  Cela facilite la coordination ou la comparaison des signaux de données acquis et générés avec le temps.  En synchronisant plusieurs périphériques, il est possible d’étendre le nombre de voies du système de mesure DSA tout en maintenant la haute précision de phase généralement observée entre les voies sur un seul périphérique.  Pour une référence sur les termes de synchronisation de base, reportez-vous à Synchronization Basics Dev Zone en lien ci-dessous.

Selon votre matériel DSA spécifique, vous utiliserez la synchronisation par base de temps de l'horloge d'échantillonnage ou la synchronisation par horloge de référence.   Cependant, au niveau du C A/N, les deux méthodes réalisent la synchronisation en partageant une horloge, une impulsion de synchronisation et un déclenchement de démarrage.

Pour configurer un système de mesure DSA synchronisé sur la base de temps de l'horloge d'échantillonnage, un périphérique DSA « maître » exportera son signal de base de temps de l'horloge d'échantillonnage vers tous les autres périphériques « esclaves » à synchroniser.  La base de temps de l'horloge d'échantillonnage est un grand multiple de l'horloge d'échantillonnage et peut atteindre 26,2 MHz pour certains périphériques.  Comme cette horloge contrôlera les C A/N de tous les périphériques, la phase relative de ce signal est très importante pour la synchronisation.

Pour un système PXI, le périphérique DSA maître doit être placé dans l'emplacement de base de temps maître du châssis, généralement le deuxième emplacement.  Le périphérique DSA maître doit être placé dans cet emplacement pour piloter la ligne de déclenchement en étoile PXI du châssis, une ligne de routage point à point capable d’améliorer les performances de synchronisation – en particulier un délai de propagation de 5 ns maximum et un délai entre modules de 1 ns maximum.  

Remarque : La méthode de synchronisation de base de temps maître exposée n'est valide que si un châssis PXI a été utilisé. Si le châssis est PXIe, les périphériques DSA n'ont pas accès aux lignes PXI Star. Lorsque vous utilisez la synchronisation par base de temps d'horloge d'échantillonnage maître dans un châssis PXIe, tous les périphériques DSA doivent être esclaves. 

Un module de cadencement capable de piloter les lignes de déclenchement PXI Star doit être le maître. Reportez-vous à la section Synchronisation de la base de temps de l'horloge d'échantillonnage maître du manuel de l'utilisateur NI Dynamic Signal Acquisition pour en savoir plus. 

Le signal de synchronisation de la base de temps généré par le périphérique maître dans l'emplacement 2 sera ensuite accessible par les autres modules du châssis via le fond de panier.  

Remarque : Que le module maître peut acheminer le signal de synchronisation de la base de temps sur les lignes de déclenchement en étoile PXI pour les modules dans les emplacements 3-14. 

Le périphérique maître doit également acheminer une impulsion de synchronisation vers toutes les cartes esclaves ; cependant, cela peut se faire en utilisant n'importe laquelle des lignes de déclenchement PXI. Cette impulsion de synchronisation réinitialisera d'abord les C A/N et les C N/A de l'ensemble du système en même temps, puis alignera en phase toutes les horloges de la carte à quelques nanosecondes près.  Enfin, un déclenchement de démarrage d'un des périphériques, pas nécessairement le périphérique maître, doit être exporté sur l'une des lignes de déclenchement PXI vers les autres périphériques afin de commencer l'acquisition sur toutes les cartes simultanément.

Pour un système PCI, le signal de synchronisation de la base de temps, l'impulsion de synchronisation et le déclenchement de démarrage seront acheminés sur une des lignes du câble RTSI connectant les périphériques du système.  

Remarque : il existe des lignes par défaut pour chacun des trois signaux.

Figure 1 : Synchronisation de la base de temps de l'horloge d'échantillonnage PXI, PXIe et PCI

Pour un système cDAQ, la synchronisation de la base de temps de l'horloge d'échantillonnage sera gérée par le driver DAQmx, dans le châssis (9178, 9174).  Grâce à l’extension de voie, le driver partagera automatiquement une base de temps d’horloge d’échantillonnage, une impulsion de synchronisation et un déclenchement de démarrage entre les modules.  Pour les applications de synchronisation impliquant des modules DSA avec des bases de temps différentes, DAQmx choisira arbitrairement un module avec la base de temps la plus rapide comme source de base de temps pour tous les modules.  Si vous souhaitez utiliser la base de temps de l'horloge d'échantillonnage plus lente, vous pouvez le faire en spécifiant la propriété Source de la base de temps de l'horloge d'échantillonnage pour la tâche.

Figure 2 : Propriété de base de temps de l'horloge d'échantillonnage

Figure 3 : Synchronisation de la base de temps de l'horloge d'échantillonnage cDAQ via l'extension de voie

Pour configurer un système de mesure DSA synchronisé sur l'horloge de référence, les périphériques maître et esclave verrouilleront leurs C A/N ou C N/A sur l'horloge d'échantillonnage à une horloge de référence partagée sur le fond de panier du châssis PXI et PXIe. Cette horloge de référence partagée est soit l'horloge de référence native de 10 MHz sur le fond de panier du châssis PXI et PXIe (PXI_CLK10), soit une source externe pilotant la ligne PXI_CLK10.

Le châssis PXI fournit l'horloge à chaque emplacement périphérique, indépendamment, piloté par un buffer indépendant.  Cette horloge de référence est précise à 25 ppm et peut être redéfinie par une autre horloge de 10 MHz provenant d'un module PXI ou PXIe capable installé dans l'emplacement de déclenchement en étoile (emplacement 2) du châssis.  La conduite de la ligne avec une source d'horloge externe désactivera automatiquement la source de 10 MHz générée sur le fond de panier du châssis.  Les périphériques maître et esclave peuvent être placés dans n'importe quel emplacement, et tous les périphériques du châssis peuvent être synchronisés par cette méthode.  Une carte maître choisie arbitrairement émet une impulsion de synchronisation sur l'une des lignes de déclenchement PXI pour réinitialiser les C A/N et les C N/A, et pour réinitialiser le compteur diviseur afin d'aligner la phase des horloges du système à quelques nanosecondes près.  Un périphérique DSA (pas nécessairement le maître) exportera le déclenchement de démarrage sur une des lignes de déclenchement PXI, forçant les périphériques synchronisés à acquérir ou à générer des données simultanément.  Les périphériques DSA qui supportent ce type de synchronisation (voir Tableau 1) contiennent un circuit de boucle à verrouillage de phase (PLL) qui leur permet de se verrouiller sur l'horloge de référence.

Figure 4 : Synchronisation sur l’horloge de référence

• NI Dynamic Signal Acquisition User Manual
• Introduction à l’architecture PXI
• Principes de base de la synchronisation
• Communauté NI Exemple : Synchronisation et pause d'une acquisition continue de plusieurs périphériques DAQ d'entrée analogique
• Communauté NI Exemple : Archivé : Télécharger les anciens exemples d'expédition NI-DAQmx pour LabVIEW 2011 et versions antérieures
• Afficher tous les matériels pour son et vibrations NI pour les applications DSA