Présentation du cours 2 sur l’enregistrement, le contrôle et la surveillance des données

Le cours 2 sur l’enregistrement, le contrôle et la surveillance des données vous offre une formation pratique pour concevoir, prototyper et déployer du code FPGA fiable pour votre application. À l’issue du cours, vous serez en mesure de traduire les exigences de votre système embarqué en une architecture logicielle évolutive, de sélectionner les méthodes de communication appropriées entre processus, de concevoir, déployer, mais aussi dupliquer votre code FPGA pour vos applications d’enregistrement, de contrôle et de surveillance des données.

Informations détaillées sur le cours :

Descriptif du cours 2 sur l’enregistrement, le contrôle et la surveillance des données

LeçonPrésentationThèmes

Page d’accueil du cours

 

Cette leçon vous initie au cours Enregistrement, contrôle et surveillance (DCM) des données et présente les rubriques du cours, les objectifs d’apprentissage et les ressources pédagogiques.

 

  • Présentation des leçons et rubriques du cours.
  • Objectifs d’apprentissage de chaque leçon.
  • Présentation des outils d’apprentissage du cours.

Programmation avec LabVIEW FPGA

Cette leçon enseigne la programmation du FPGA en utilisant le module LabVIEW FPGA. Vous acquerrez une connaissance approfondie de la manière dont la logique est mise en œuvre dans le FPGA et la façon dont le code LabVIEW est traduit et compilé dans le matériel FPGA. Après avoir développé un VI FPGA, vous testez, mettez au point, compilez, puis exécutez sur une cible FPGA. Vous examinez différents rapports générés pendant la compilation et apprenez des techniques d’optimisation du code en fonction de la taille.

 

  • Développement du VI FPGA
  • Simulation du VI FPGA
  • Compilation du VI FPGA
  • Optimisations de base

Utilisation des E/S FPGA et de cadencement  

Cette leçon enseigne la manière d’ajouter des E/S FPGA à votre projet LabVIEW et à y accéder sur le diagramme à l’aide de nœuds E/S FPGA. Vous apprenez également à configurer des vitesses de boucles FPGA, à ajouter des délais entre des événements et à tester les performances de votre code FPGA.   

  • Utilisation des E/S FPGA
  • Gestion des erreurs E/S FPGA
  • Implémentation de vitesses d’exécution de boucles
  • Synchronisation des modules d’E/S multifonctions de la Série C
  • Création de délais entre événements
  • Mesure du temps entre événements
  • Test de performances de périodes de boucles

Traitement du signal dans LabVIEW FPGA

 

Cette leçon vous fait découvrir différentes façons de traiter vos signaux de données dans LabVIEW FPGA. Plus précisément, cette leçon se concentre sur l’utilisation de l’arithmétique à virgule fixe vs l’arithmétique à virgule flottante simple précision ainsi que sur la configuration et l’utilisation des fonctions mathématiques et analyse FPGA.

  • Utilisation des types de données à virgule fixe
  • Utilisation de précision simple à virgule flottante
  • Exécution de calculs et analyse FPGA
  • Intégration de la propriété intellectuelle (IP) de tiers

Communication entre processus dans LabVIEW FPGA

Cette leçon vous apprend à transférer des données entre plusieurs boucles de votre VI FPGA. Vous analysez des méthodes de partage de données, notamment les variables, éléments de mémoire et de registres et les FIFO FPGA. Vous apprenez les avantages de chaque technique et quand utiliser chacune d’entre elles.

 

  • Transfert des données les plus récentes (tag)
  • Transfert de données bufferisées (flux, message)
  • Comparaison des méthodes de partage de données

Communications entre les VIs FPGA et RT

 

Cette leçon enseigne la manière de transférer des données entre les VIs FPGA et RT, y compris les tags, flux et données de message. L’accent est mis sur l’utilisation des FIFO DMA pour le transfert de données à grande vitesse.

  • Communication par programmation avec FPGA à partir du RT
  • Déploiement d’un VI FPGA
  • Transfert des données les plus récentes (tag)
  • Transfert de données bufferisées (flux, message)
  • Synchronisation du VI hôte et du VI FPGA
  • Implémentation d’un chien de garde FPGA

Optimisation du FPGA

Cette leçon décrit les diverses techniques d’optimisation qui peuvent être nécessaires en fonction de la vitesse ou de la taille du FPGA.

  • Quand faut-il optimiser ?
  • Techniques d’optimisation en fonction de la taille du FPGA
  • Techniques d’optimisation en fonction de la vitesse et du débit du FPGA
  • Exécution du code dans des boucles cadencées à un cycle (SCTL)
  • Utilisation de pipeline
  • Handshake à quatre fils

Commencez dès aujourd’hui le cours 2 sur l’enregistrement, le contrôle et la surveillance des données