Cartographie de défauts en temps réel sur circuits intégrés

Sébastien CANY, ST-ERICSSON

"Nous souhaitions être en mesure de programmer le système sans être expert en langages de programmation (C, VHDL …). "

- Sébastien CANY, ST-ERICSSON

Le défi:

Développer un outil facilitant la localisation de défauts physiques sur des circuits intégrés, à partir de l’analyse de grandeurs électriques complexes.

La solution​:

Améliorer, grâce à l’utilisation d’une carte FPGA, une méthode classique d’isolation de défauts par balayage laser, pour permettre des investigations relatives à des paramètres complexes.

Auteur(s):

Sébastien CANY - ST-ERICSSON
Luc SAURY - ST-ERICSSON

 

Le système décrit a été conçu par l’équipe Qualité d’analyses de défaillances de ST-Ericsson. Ce service a, entre autres, pour mission de déterminer les modes de défaillances, les mécanismes associés ainsi que leurs causes, à l’origine des comportements électriques anormaux des circuits intégrés.

 

Localisation de défauts sur circuits intégrés

La localisation de défauts se complexifie en raison de la diminution des tailles des motifs élémentaires, de l’accroissement des niveaux de métallisation et de la diminution des tensions d’alimentation. Il faut être capable d’identifier un bloc ne mesurant que quelques micromètres dans un composant de plusieurs millimètres carrés. Cela est possible, entre autres, grâce aux méthodes globales d’isolation de défauts.

 

L’une de ces méthodes consiste à balayer la surface d’un circuit intégré à l’aide d’un LASER tout en mesurant les variations de courant ou de tension induites par ce LASER par effets thermiques ou photoélectriques. Dans le cas de l’utilisation d’un LASER thermique (λ ≈ 1,3 µm), le faisceau chauffe localement le composant et modifie son comportement. Un système analogique surveille certains paramètres (courants ou tensions) pendant le balayage. Un logiciel tournant sur un ordinateur (PC) crée ensuite une carte représentant la sensibilité du circuit à la chaleur. Les défauts sont généralement localisés en comparant la carte obtenue pour un circuit de référence avec celle issue d’un circuit défaillant.

 

Nous utilisons un équipement de type PHEMOS 1000 fabriqué par HAMAMATSU. Celui-ci peut créer des cartographies de 1024 x 1024 pixels.

 

Limites de la méthode classique

L’implémentation standard de la stimulation thermique LASER ne permet que de mesurer des variations de tension ou de courant sous l’effet de l’échauffement local (méthode OBIRCH : Optical Beam Induced Resistive Change). Nous avons amélioré cette méthode en l’étendant à la cartographie de grandeurs « complexes » telles que fréquences, amplitudes, valeurs stockées dans des registres.

 

Un cas réel d’analyse de défaillance

Nous avons développé et validé notre solution sur un cas réel d’analyse de défaillance.

 

Il s’agit d’un composant gérant l’énergie (charge de la batterie, régulation de tensions…) et les conversions (audio, RF, supervision) dans un téléphone cellulaire.

 

Ce circuit contient un C A/N (Convertisseur Analogique/Numérique) mesurant divers courants et tensions lors du fonctionnement du téléphone. Sur les composants défaillants, les résultats de conversions étaient décalés de plusieurs bits (de poids faible).

 

Nous avons choisi d’intercaler un rack PXI (NI-PXI-1036) équipé d’un contrôleur (NI-PXI-8102) et d’une carte FPGA (NI-PXI-7852R) entre le composant à analyser et l’équipement de localisation (HAMAMATSU PHEMOS 1000).

 

Ce montage assure le démarrage du composant et le contrôle du C A/N. Il initie des conversions et collecte les résultats via un bus SPI. Il effectue une conversion d’échelle et transmet les données vers l’équipement de localisation.

 

Acquérir et traiter chaque point en moins de 65 µs

Le balayage de la puce par le LASER dure 72 s et est constitué de 1024 x 1024 pixels. L’acquisition et le traitement de chaque point doivent durer moins de 65 µs (période de l’horloge pixel).

 

Nous souhaitions être autonomes ; c'est-à-dire être en mesure de programmer le système sans être expert en langages de programmation (C, VHDL …).

 

Nous avons choisi un environnement matériel et logiciel NI (National Instruments) car celui répondait pleinement à nos contraintes.

 

Ainsi, le châssis PXI-1036 et la carte PXI-7852R étaient économiques, suffisamment rapides pour traiter chaque pixel en moins de 65 µs et programmables en LabVIEW FPGA.

 

LabVIEW FPGA pour sa simplicité de programmation

Le système a été programmé à l’aide de LabVIEW FPGA. Cet environnement facilite grandement la programmation car il fournit au développeur l’ensemble des couches nécessaires : pilotes, API, bibliothèques de fonctions, interfaces graphiques, chaînes de compilation/synthèse…

 

Nous connaissions déjà les matériels NI et LabVIEW. Nous avons suivi une formation LabVIEW FPGA chez un partenaire NI. Nous n’avons pas eu recours à un support externe.

 

Nous avons téléchargé et personnalisé un contrôleur SPI disponible gratuitement sur IPnet. Ce bloc permet des communications avec divers périphériques SPI. Nous l’avons simplifié en supprimant les options inutiles pour notre application. Nous avons ainsi créé une cellule optimisée pour notre besoin.

 

Nous avons embarqué dans le FPGA un algorithme initiant des conversions du C A/N, récupérant les résultats, effectuant une mise à l’échelle et exportant des données vers l’équipement de localisation (HAMAMATSU PHEMOS 1000).

 

Lors de la construction d’une cartographie, le PHEMOS 1000 est autonome : il contrôle le balayage LASER, effectue des mesures de tension et/ou de courant et construit les cartes de sensibilité à l’excitation LASER. Un signal externe peut être injecté dans cet équipement via une entrée analogique. Nous avons connecté l’une des sorties analogiques de la carte PXI-7852R sur cette entrée.

 

Le PHEMOS 1000 et le rack PXI peuvent fonctionner de façon asynchrone ou synchrone. Nous avons validé les deux méthodes. La méthode asynchrone est simple à mettre en œuvre mais le traitement de chaque pixel doit durer moins de 65 µs. Le mode synchrone est plus complexe mais il autorise des temps de traitement plus longs. Lors de nos essais, les traitements étaient suffisamment rapides pour utiliser le mode asynchrone.

 

 

Détection d’une fuite de 100 fA

Nous avons utilisé le développement précédemment présenté pour cartographier les résultats de conversion d’un composant de référence et d’un composant défaillant. Les résultats obtenus sur les deux circuits étaient sensiblement différents. Le LASER modifiait fortement le comportement du C A/N lors du balayage de deux condensateurs sur la pièce défectueuse. Des simulations ont montré qu’une fuite de seulement 100 fA sur les éléments identifiés suffisait à expliquer le défaut électrique. Ainsi, la méthode développée a permis de mettre en évidence deux défauts : une défectivité du processus de fabrication du silicium générant une fuite anormale dans certains condensateurs, et une faiblesse de conception du composant puisque l’architecture du convertisseur était trop sensible à un très faible niveau de fuites. Des modifications ont été effectuées au niveau applicatif pour corriger ce problème.

 

Un gain de temps considérable grâce au FPGA

Nous avons atteint les objectifs fixés. La solution développée est économique et a été réalisée sans l’aide d’experts en circuits logiques programmables. Elle accroît considérablement les possibilités des méthodes classiques de localisation de défauts sur circuits intégrés. Elle permet une analyse basée sur des grandeurs complexes (fréquences, amplitudes, valeurs contenues dans des registres…). Grâce au FPGA, nous avons cartographié les zones sensibles à la chaleur sur un circuit intégré en seulement quelques minutes. Il aurait fallu plusieurs heures à un système utilisant un testeur de production.

 

Cette solution a été utilisée pour localiser un défaut dans un C A/N. La cartographie obtenue a pointé sur des condensateurs internes. Ces composants présentaient une fuite de 100 fA qui engendrait un décalage des résultats de conversion. Ce mécanisme de défaillance a été confirmé par des simulations. Le problème a pu être corrigé au niveau applicatif.

 

Le développement est maintenant utilisable au sein du laboratoire qualité ST-ERICSSON pour tous les cas d’analyses de défaillances impliquant des grandeurs complexes et adaptés à la stimulation thermique LASER.

 

Novembre 2011

 

Informations sur l’auteur:

Sébastien CANY
ST-ERICSSON
12, rue Jules Horowitz BP217
38019 Grenoble Cedex
France
Tel: +33 (0)4 76 58 62 71
sebastien.cany@stericsson.com

Acquisition de la cartographie à l’aide d’un microscope à balayage laser PHEMOS 1000
Copie d’écran du logiciel développé grâce à LabVIEW FPGA