Optimisation de la localisation de défauts paramétriques sur les circuits intégrés

Luc SAURY, ST-ERICSSON

"Cette solution PXI est désormais un équipement clé du laboratoire d’analyse de défaillances de ST-Ericsson Grenoble. "

- Luc SAURY, ST-ERICSSON

Le défi:

Optimiser notre outil de localisation de défauts sur des circuits intégrés pour traiter des cas complexes d’analyse de défaillance.

La solution​:

Améliorer les performances de notre système PXI dédié à la localisation de défauts paramétriques, grâce à l’utilisation d’une carte FPGA et d’une carte d’E/S numériques fonctionnant en mode « handshake », et à la construction de cartographies numériques.

Auteur(s):

Luc SAURY - ST-ERICSSON
Sébastien CANY - ST-ERICSSON

 

ST-Ericsson est un des principaux fournisseurs de semi-conducteurs et de plates-formes pour les produits de communication sans fil utilisés par les plus grands fabricants mondiaux de téléphones.

 

Le système décrit a été développé par l’équipe d’analyse de défaillances du département Qualité de ST-Ericsson. En tant que centre d’expertise de la compagnie, le laboratoire de Grenoble a notamment pour mission d’évaluer et de mettre en œuvre les équipements et les techniques les plus avancés dans son domaine.

 

La localisation de défauts paramétriques sur les circuits intégrés

La localisation de défaut est une étape clé du flot d’analyse puisqu’elle permet d’identifier les composants élémentaires à l’origine du comportement électrique anormal d’un circuit intégré, qui peut contenir plusieurs centaines de millions de transistors.

 

La stimulation thermique laser est une technique classique de localisation. Elle consiste à mesurer les variations d’un paramètre électrique induites par un échauffement local provoqué par un faisceau laser balayant le circuit à analyser. L’objectif est de cartographier les zones du circuit les plus sensibles à la stimulation, sachant qu’elles sont susceptibles de correspondre à la présence d’un défaut physique.

 

Nous utilisons un équipement PHEMOS 1000 commercialisé par HAMAMATSU. Celui-ci permet de créer des cartographies représentant les variations de tension en entrée d’un canal analogique, sous la forme de tâches de couleur. Pour mesurer les variations d’un paramètre électrique plus complexe, un dispositif de test doit être intercalé entre le circuit à analyser et le PHEMOS. Cette technique s’appelle xVM (acronyme de l’anglais « parametric Variation Mapping »), où x désigne le paramètre mesuré.

 



Réalisation de cartographies en temps réel : la solution PXI FPGA

Les implémentations traditionnelles de la technique xVM sont limitées par la portabilité des équipements de test, les types de paramètres mesurables et le temps de transfert des données vers l’équipement de localisation.  

 

La solution innovante que nous proposons, appelée RTVM (Real-Time Variation Mapping), permet de s’affranchir de ces problèmes en réalisant des cartographies en temps réel d’un paramètre électrique quelconque. Cette solution est constituée d’un rack PXI équipé d’un contrôleur NI PXI-8102 embarquant une suite logicielle LabVIEW, d’une carte FPGA NI-PXI-7852R munie d’entrées/sorties numériques et analogiques, et d’une carte d’E/S numériques rapides (HSDIO) NI PXI-6652 dédiée à la génération et à l’analyse de signaux numériques.

 

Un cas complexe d’analyse de défaillance

Le cas considéré est un circuit RF gérant l’émission et la transmission de signaux téléphoniques. Ce circuit présente une défaillance mesurable en sortie du canal I sous la forme d’une dérive et d’un taux de distorsion élevé. La voie Q n’est pas affectée.

 

Le signal de sortie est constitué de données numériques entrelacées sur un bus DDR (Double Data Rate), qui doivent être décodées puis analysées. Les paramètres pertinents sont la moyenne glissante et le niveau de bruit blanc en sortie des voies, respectivement appelés AVG et FFT. Du fait de la dérive négative sur la voie I, le mode de test doit être régulièrement réinitialisé pour que le paramètre AVG ne sature pas à la valeur limite −2048.

 

Ce cas complexe a été traité en utilisant toutes les ressources de notre solution PXI. Le cœur du système est constitué du FPGA. Ce composant assure en temps réel le décodage des données I et Q, le calcul des paramètres AVG, FFT des deux voies, le calcul de la position X, Y du laser, et le transfert des données vers le PC hôte et l’équipement de localisation. La carte HSDIO gère la programmation du mode de test basé sur des écritures SPI (Serial Peripheral Interface), qui est réinitialisée toutes les 20 ms environ. Le programme du PC hôte contrôle l’affichage et la sauvegarde des résultats de calcul, ainsi que le paramétrage des configurations FPGA et HSDIO.

 



Les points forts du développement : mode handshake et cartographie numérique

Les lignes triggers du fond de panier PXI servent à synchroniser les cartes FPGA et HSDIO en mode « handshake ». Le FPGA envoie des impulsions au démarrage et à chaque boucle du programme, lorsque de nouveaux paramètres AVG et FFT sont disponibles. Au bout d’un certain nombre d’événements, la carte HSDIO utilise une troisième ligne de trigger pour signaler au FPGA la réinitialisation du mode de test. Les deux cartes sont ainsi employées simultanément pour les calculs temps réel (FPGA) et la programmation du circuit (HSDIO).

 

La position du faisceau laser est calculée dans le FPGA à partir des signaux disponibles en sortie du PHEMOS. Cette position est transmise en mode DMA au PC hôte en même temps que les résultats de test. Les données sont ensuite sauvegardées et affichées sous forme de graphes d’intensité. Ces cartographies dites « numériques » possèdent plusieurs avantages par rapport aux cartographies « analogiques » réalisées par le PHEMOS. En premier lieu, les valeurs des paramètres finaux sont directement disponibles pour l’utilisateur, alors que le PHEMOS n’affiche que les variations de ces paramètres sous la forme de tâches de couleur. De plus, le format numérique permet de s’affranchir des étapes de conversion liées à l’exportation des données vers le PHEMOS, améliorant ainsi le rapport signal/bruit. Enfin, plusieurs paramètres peuvent être sauvegardés et visualisés à partir d’une seule acquisition, ce qui réduit notablement le temps global d’acquisition.

 

Conclusion de l’analyse de défaillance : un défaut du procédé de fabrication

Le développement effectué a révélé le comportement anormal de plusieurs transistors MOS (Metal Oxide Semiconductor) en lien direct avec le mode de défaillance. Ces transistors sont connectés à des capacités internes MOM (Metal-Oxide-Metal) utilisées dans un amplificateur opérationnel du circuit RF.

 

Suite à cette localisation, une succession d’étapes classiques d’analyse de défaillance a permis d’identifier l’origine du problème : il s’agit d’un défaut du procédé de fabrication dans la zone active située sous une des capacités MOM, créant une fuite au niveau de cette capacité.

 

Sans l’étape RTVM, le défaut n’aurait pu être localisé qu’en isolant et en testant chaque composant élémentaire du bloc défectueux, ce qui est matériellement impossible compte tenu de la taille importante de ce bloc (~50000 µm²).

 

Une solution aux avantages multiples

Le développement décrit dans cet article est utilisé pour localiser des défauts paramétriques dans les circuits intégrés. Il est basé sur une architecture PXI FPGA :

  • Flexible : permettant de traiter un paramètre électrique quelconque de n’importe quel circuit intégré de la compagnie.
  • Rapide : fonctionnant en temps réel, y compris pour des cas d’analyse complexes.
  • Portable : adaptée à un environnement de laboratoire, c’est-à-dire pouvant être transportée d’un banc d’essai vers l’équipement de localisation.
  • Efficace, par l’utilisation conjointe de ressources PXI adaptées aux tâches à réaliser.
  • Bas coût, comparé aux équipements de test industriels habituellement mis en œuvre pour la localisation de défauts paramétriques.

 

Cette solution PXI est désormais un équipement clé du laboratoire d’analyse de défaillances de ST-Ericsson Grenoble. Elle peut être utilisée pour tous les cas d’analyse impliquant des défauts sur des paramètres électriques complexes.

 

Juin 2012

 

Informations sur l’auteur:

Luc SAURY
ST-ERICSSON
12, rue Jules Horowitz BP217
Grenoble Cedex 38019
France
Tel: +33 (0)4 76 58 66 57
luc.saury@stericsson.com

Schéma du montage pour le cas d’analyse RF
Face-avant du programme exécuté sur le contrôleur PC
Photo du montage électrique
Localisation du défaut par la technique RTVM
Analyse physique du défaut (coupe FIB)