Conceptos básicos de sincronización de adquisición dinámica de señales (DSA)

Muchas aplicaciones DSA requieren múltiples operaciones de entrada y salida en numerosos dispositivos al mismo tiempo.  Sincronizar estas entradas y salidas garantiza que las diferentes operaciones se correlacionen en el tiempo.  Esto facilita la coordinación o comparación de las señales de datos adquiridas y generadas con el tiempo.  Al sincronizar dos o más dispositivos, es posible ampliar el recuento de canales del sistema de medición DSA, manteniendo al mismo tiempo la alta precisión de fase que se ve típicamente entre canales en un solo dispositivo.  Para obtener una referencia sobre los términos de sincronización básicos, consulte la Zona de desarrollo de Synchronization Basics enlazada a continuación.

Dependiendo de su hardware DSA específico, utilizará la sincronización de la base de tiempo del reloj de muestra o la sincronización del reloj de referencia.   Sin embargo, a nivel de ADC, ambos métodos logran la sincronización compartiendo un reloj, pulso de sincronización y disparador de arranque.

Para configurar un sistema de medición DSA sincronizado en la base de tiempo del reloj de muestras, un dispositivo DSA “maestro” exportará su señal de la base de tiempo del reloj de muestras a todos los demás dispositivos “esclavos” que se vayan a sincronizar.  La base de tiempo del reloj de muestra es un gran múltiplo del reloj de muestra, y puede ser de hasta 26,2 MHz para algunos dispositivos.  Dado que este reloj controlará los ADC en todos los dispositivos, la fase relativa de esta señal es muy importante para la sincronización.

Para un sistema PXI, el dispositivo DSA maestro debe colocarse en la ranura de la base de tiempo maestra del chasis, generalmente la segunda ranura.  El dispositivo maestro DSA debe colocarse en esta ranura para accionar la línea PXI Star Trigger del chasis, una línea de enrutamiento punto a punto capaz de aumentar el rendimiento de sincronización, específicamente un retardo de propagación de no más de 5 ns y un retardo entre módulos de no más de 1 ns.  

Nota: El método de sincronización de la base de tiempo maestra expuesto solo es válido si se utiliza un chasis PXI. Si el chasis es PXIe, los dispositivos DSA no tienen acceso a las líneas PXI Star. Cuando se utiliza la sincronización de la base de tiempo del reloj de muestra maestro en un chasis PXIe, todos los dispositivos DSA deben ser esclavos. 

Un módulo de temporización capaz de accionar las líneas de disparo PXI Star debe ser el maestro. Consulte la sección Sincronización de la base de datos del reloj de muestras maestro en el Manual del usuario de adquisición dinámica de señales de NI para obtener más información. 

Los demás módulos del chasis accederán entonces a la señal de sincronización de la base de tiempos generada por el dispositivo maestro en la ranura 2 a través del panel trasero.  

Nota: Que el módulo maestro puede enrutar la señal de sincronización de la base de tiempo en las Líneas de Disparo Estelares PXI para módulos en las ranuras 3-14. 

El dispositivo maestro también debe enrutar un pulso de sincronización a todas las placas esclavas; sin embargo, esto se puede hacer usando cualquiera de las líneas de activación PXI. Este pulso de sincronización restablecerá primero los ADC y DAC en todo el sistema al mismo tiempo, y luego alineará en fase todos los relojes de la placa en nanosegundos.  Por último, un disparador de inicio de uno de los dispositivos, no necesariamente el dispositivo maestro, debe exportarse a través de una de las líneas de disparo PXI a los otros dispositivos para comenzar a adquirir en todas las placas simultáneamente.

Para un sistema PCI, la señal de sincronización de la base de tiempo, el pulso de sincronización y el disparador de inicio se encaminarán en una de las líneas del cable RTSI que conecta los dispositivos del sistema.  

Nota: que hay líneas predeterminadas para cada una de las tres señales.

Figura 1: Sincronización de la base de tiempos de reloj de muestra PXI, PXIe y PCI

Para un sistema cDAQ, Sample Clock Timebase Synchronization será manejado por el controlador DAQmx, dentro del chasis (9178, 9174).  A través de la expansión del canal, el controlador compartirá automáticamente una base de tiempo de reloj de muestra, pulso de sincronización y desencadenador de inicio entre los módulos.  Para aplicaciones de sincronización que involucran módulos DSA con diferentes bases de tiempo, DAQmx elegirá arbitrariamente un módulo con la base de tiempo más rápida como fuente de base de tiempo para todos los módulos.  Si desea utilizar la base de tiempo de reloj de muestra más lenta, puede hacerlo especificando la propiedad Fuente de base de tiempo de reloj de muestra para la tarea.

Figura 2: Propiedad de base de tiempo de reloj de muestra

Figura 3: Sincronización de la base de tiempo del reloj de muestra cDAQ mediante expansión del canal

Para configurar un sistema de medición DSA sincronizado en el reloj de referencia, tanto los dispositivos maestros como los esclavos bloquearán sus ADC o DAC sobre el reloj de muestra a un reloj de referencia compartido en el backplane del chasis PXI y PXIe. Este reloj de referencia compartido es el reloj de referencia nativo de 10 MHz en la placa posterior del chasis PXI y PXIe (PXI_CLK10) o una fuente externa que controla la línea PXI_CLK10.

El chasis PXI suministra el reloj a cada ranura periférica, de forma independiente, accionado por un buffer independiente.  Este reloj de referencia es preciso a 25 ppm, y puede ser anulado por otro reloj de 10 MHz procedente de un módulo PXI o PXIe capaz instalado en la ranura de disparo estrella (ranura 2) del chasis.  Conducir la línea con una fuente de reloj externa desactivará automáticamente la fuente de 10 MHz generada en el backplane del chasis.  Los dispositivos maestros y esclavos se pueden colocar en cualquier ranura, y todos los dispositivos dentro del chasis se pueden sincronizar por este método.  Una placa maestra elegida arbitrariamente emite un pulso de sincronización en una de las líneas de activación PXI para restablecer los ADC y DAC y restablecer el contador de división para alinear en fase los relojes del sistema en nanosegundos.  Un dispositivo DSA (no necesariamente el maestro) exportará el disparador de inicio en una de las líneas PXI Trigger, lo que obligará a los dispositivos sincronizados a adquirir o generar datos simultáneamente.  Los dispositivos DSA que admiten este tipo de sincronización (véase la Tabla 1) contienen circuitos de bucle bloqueado en fase (PLL) que les permiten bloquearse en el reloj de referencia.

Figura 4: Sincronización de reloj de referencia

• NI Dynamic Signal Acquisition Manual de usuario
• Introducción a la arquitectura PXI
• Conceptos básicos de sincronización
• NI Community Ejemplo: Sincronización y pausa de una adquisición continua de múltiples dispositivos DAQ de entrada analógica
• NI Community Ejemplo: Archivado: Descargar ejemplos de envío heredados de NI-DAQmx para LabVIEW 2011 y versiones anteriores
• Vea el hardware de sonido y vibración de NI para aplicaciones DSA