Selección de chasis PXI Express para movimiento y rendimiento de datos eficientes

​Al construir un sistema de prueba y medición, un factor clave a tener en cuenta es la rapidez y fiabilidad con que los datos pueden moverse a través del sistema. Una mala planificación puede provocar que se pierdan mediciones, un rendimiento de prueba más lento o rediseños inesperados y costosos más adelante en el proyecto.

​Los sistemas PXI se distinguen porque integran el movimiento de datos en el panel trasero del chasis mediante la tecnología PCI Express (PCIe), lo que permite una comunicación de alta velocidad y baja latencia. Este diferenciador hace que PXI sea especialmente adecuado para aplicaciones complejas que requieren muchos datos en comparación con instrumentos independientes conectados mediante LAN, USB o GPIB, como se muestra en la Figura 1. 

^{​Figura 1: Anchos de banda teóricos frente a latencias de los buses T&M convencionales}

​Para los diseñadores de sistemas, el ancho de banda del chasis es un requisito definitorio que afecta el rendimiento y la escalabilidad generales. La mayoría de los datos en un sistema PXI Express fluyen a través del chasis, por lo que seleccionar uno que satisfaga las demandas actuales y al mismo tiempo ofrezca espacio para el crecimiento futuro es una de las decisiones más impactantes en el diseño del sistema.

​Cada chasis PXI Express utiliza una interfaz PCI Express para transferir datos entre el controlador del sistema y los módulos PXI en cada ranura. Esta interfaz determina la velocidad con la que los datos pueden moverse hacia o desde cada módulo, definida por dos especificaciones clave: generación y ancho de carril.  

​Para entender cómo esta interfaz define el ancho de banda de su sistema, es importante estar familiarizado con los siguientes conceptos clave, que se representan en la Figura 2:

• Ancho de banda por ranura: la velocidad máxima de transferencia de datos entre un módulo individual y el panel trasero del chasis PXI, determinada por la generación de PCI Express y el ancho de carril de esa ranura.
• ​Segmentos PXIe: grupos de ranuras PXI administrados por conmutadores PCI Express dedicados que distribuyen el tráfico de datos y evitan cuellos de botella en el ancho de banda en el chasis y el controlador.
• ​Máximo ancho de banda del sistema: capacidad total de transferencia de datos del panel trasero del chasis para transferir datos entre todos los módulos o segmentos y el controlador del sistema simultáneamente.
• ​Velocidad de enlace: la velocidad de transferencia de datos de la conexión de interfaz PCI Express entre dos elementos del sistema que define la velocidad con la que se pueden mover los datos.

​Figura 2: Arquitectura de panel trasero PXI Express: Ancho de banda por ranura, segmento y sistema

​Para comprender completamente cómo el ancho de banda del chasis PXI afecta el rendimiento, la siguiente sección seguirá la ruta de los datos desde el módulo hasta el controlador, ilustrando cada etapa del viaje y cómo el panel trasero facilita la comunicación de alta velocidad. Esta perspectiva muestra por qué importa el ancho de banda y cómo influye en la eficiencia general del sistema.

Ancho de banda por ranura

El ancho de banda por ranura define cuántos datos puede transferir un solo módulo a través de su conexión PCI Express. Dependiendo del diseño del chasis, el ancho de banda por ranura puede variar desde 250 MB/s hasta 8 GB/s en cada dirección, como se muestra en la Tabla 1. 

^{Tabla 1: Ancho de banda máximo por ranura en el chasis NI PXIe según la generación y el ancho de carril}

Nota: Los valores mostrados representan el ancho de banda máximo teórico de PCI Express por ranura. En la práctica, la Gen 1 y la Gen 2 suelen soportar más cerca de ~200 MB/s por carril debido a la sobrecarga de codificación, mientras que la Gen 3 opera mucho más cerca de sus límites nominales.

Sin embargo, la mayoría de los sistemas de prueba requieren varios módulos que transmitan datos a la vez. Cuando esto sucede, el rendimiento general ya no está limitado solo por el rendimiento de ranura individual; también depende del ancho de banda agregado a través del panel trasero del chasis.

Comprender las tasas de datos típicas de los diferentes tipos de instrumentos ayuda a ilustrar por qué importa el ancho de banda agregado. A medida que los módulos operan juntos, su flujo de datos combinado puede acercarse o exceder rápidamente la capacidad del panel trasero. En la Tabla 2 se ofrece una referencia para las tasas comunes de datos de los instrumentos.

^{Tabla 2: Perspectiva de ancho de banda por módulo}

Es importante tener en cuenta que los módulos PXI compatibles con híbridos más antiguos operan en el bus PCI paralelo original en lugar de PCI Express. Aunque el límite teórico de este bus es de 132 MB/s, el rendimiento sostenido es típicamente más cercano a ~100–110 MB/s, sin importar el chasis en el que estén; debido a que PCI es un bus compartido, todos los módulos en el mismo segmento PXI comparten ese ancho de banda. 

Algunos chasis PXI Express, normalmente con un mayor número de ranuras, dividen el panel trasero de PCI Express en dos o más segmentos, cada uno administrado por su propio conmutador PCI Express. Esta arquitectura multisegmento aumenta el rendimiento general de datos al distribuir los carriles PCI Express a través de conmutadores separados, como se representa en la Figura 3.

^{Figura 3: Arquitectura de panel trasero PXI Express: Ancho de banda por ranura, agregado y segmento a segmento}

El controlador NI Peer-to-Peer (NI-P2P) puede crear rutas de datos de alta velocidad entre dispositivos compatibles dentro de un solo segmento sin gravar los recursos del sistema fuera del segmento, como el uso de ancho de banda hasta la ranura del controlador del sistema. Consulte la siguiente sección "peer-to-peer" para obtener más información.

Comprender cómo estos segmentos comparten y asignan ancho de banda es esencial para diseñar sistemas que mantengan la transmisión de alta velocidad y el rendimiento escalable a medida que más instrumentos operan en paralelo.

Ancho de banda del sistema

​Además del ancho de banda por ranura, otra especificación clave para el chasis PXI Express es el ancho de banda máximo del sistema. Esta especificación se refiere a la suma total de todos los carriles PCI Express que están conectados desde el chasis al controlador del sistema y a la velocidad con la que esos carriles pueden mover datos juntos. 

​Puede encontrar esta información de varias maneras:

• ​Si sabe cuánto ancho de banda del sistema necesita, pero no sabe qué modelo de chasis PXI es el más adecuado, visite la página de la categoría de Chasis PXI y filtre por ancho de banda máximo del sistema; un ejemplo de resultados filtrados se proporciona en la Figura 4. 

^{​Figura 4: Cartera de chasis PXIe filtrada por ancho de banda máximo del sistema}

• ​Si conoce el modelo de chasis NI PXI Express que tiene pero no está seguro de dónde encontrar el ancho de banda máximo del sistema, revise su página principal del producto. Un ejemplo se muestra en la Figura 5. 

^{​Figura 5: Página del producto NI PXIe-1088}

​Si desea ver la cartera completa de chasis PXI para comparar, se recomienda revisar el folleto de Chasis PXI.

Impacto del ancho de banda del controlador

​Para los datos que se mueven hacia o desde los instrumentos en el chasis y a través del panel trasero, la ranura del controlador del sistema puede convertirse en un cuello de botella potencial. Esta situación se produce porque el ancho de banda máximo del sistema establece el límite superior de la cantidad de datos que pueden entrar y salir del PC host, que es donde está la memoria del host y, por lo tanto, donde se está ejecutando el software de aplicación del sistema. Es importante que el chasis no solo sea adecuado para cada módulo de E/S individual y la cantidad de datos que va a transmitir a través del panel trasero, sino que también debe ser adecuado para la cantidad de datos totales que necesitan ir y venir a través de la ranura del controlador del sistema (por lo general, un controlador PXI Express, pero podría ser un controlador remoto que se comunica mediante MXI Express) de todos los instrumentos combinados en su uso máximo.

​El controlador del sistema en sí mismo también es un elemento clave para transferir datos hacia y desde la memoria del host donde se ejecuta comúnmente el código de aplicación, como se muestra en la Figura 6. Por lo tanto, es una buena idea aplicar criterios de selección similares al controlador PXI Express como al chasis PXI Express. Una planificación cuidadosa garantizará que tenga el ancho de banda necesario en todos los lugares que se necesite. Para saber cómo seleccionar el controlador adecuado para su aplicación, lea Maximizar el rendimiento del sistema PXI: Cómo elegir el controlador integrado PXI adecuado. 

^{​Figura 6: Arquitectura de panel trasero PXIe: flujo de datos entre el controlador del sistema y los segmentos de chasis PXIe}

Panel traseroArquitectura y planificación del ancho de banda

Varios chasis PXI Express tienen diferentes números de ranuras, diferentes velocidades de conexión PCI Express de ranura a chasis, diferentes asociaciones de segmento a ranura, velocidades de conexión intersegmento y velocidades diferentes e incluso asimétricas entre la ranura del controlador del sistema y los diferentes segmentos del chasis. Tómese su tiempo para entender cuánto ancho de banda necesitará en cada tramo del sistema y elija un chasis que le dé mucho margen adicional, tanto para que sea más fácil superar la sobrecarga de los protocolos como para que sea más fácil adaptarse a las condiciones cambiantes más adelante en la vida del sistema. Recomendamos planificar entre dos y tres veces más ancho de banda del que usted sabe que necesita.

​Para encontrar información detallada sobre un panel trasero de chasis:

1. ​Vaya a la página principal del producto.
2. ​Vaya a Documentación > General y uso > Manual del usuario. 
3. ​En el Manual del usuario, abra la Tabla de contenido y vaya a Descripción general del panel trasero > Ranuras periféricas híbridas.

^{​Figura 7 Ejemplo de diagrama de panel trasero PCI Express PXIe-1088 Ejemplo}

​El diagrama de la Figura 7 muestra que las ranuras 4, 6 y 8 tienen sus propios enlaces x4 separados a la ranura del controlador del sistema, mientras que las ranuras 2, 3, 5, 7 y 9 tienen cada una un enlace x1 a un conmutador PCI Express y luego comparten un enlace x4 al controlador del sistema. Además, para módulos híbridos que utilizan PCI, las ranuras 2–5 comparten un enlace al conmutador PCI Express a través del puente PCIe a PCI #1, mientras que las ranuras 6–9 comparten un enlace al conmutador PCI Express a través del puente PCIe a PCI #2.

​Si no es factible o deseable introducir todos los datos a través del controlador del sistema, existen formas alternativas de reducir la demanda de movimiento de datos en el sistema. Diferentes técnicas tienen varias ventajas y desventajas, pero son herramientas importantes a considerar cuando se trata de aplicaciones de alta velocidad de datos. Exploremos algunas de las técnicas.

Equilibrio de carga entre segmentos PXI Express

​Cuando un sistema requiere más ancho de banda del que un solo bus puede manejar cómodamente a la vez, considere separar los dispositivos de E/S de alto ancho de banda entre los segmentos para que las necesidades de movimiento de datos se equilibren entre los segmentos. 

​El primer paso para diseñar alrededor de los segmentos es buscar en el manual de usuario el chasis y averiguar cuáles son los segmentos y cuánto ancho de banda se asigna al controlador de cada segmento. Por ejemplo, la sección Descripción general del panel trasero del manual NI PXIe-1092 proporciona el diagrama de la Figura 8, que muestra la generación de enlaces y el recuento de carriles desde las ranuras periféricas (ranuras 2–9) hasta la ranura del controlador del sistema (ranura 1):

^{​Figura 8: Diagrama de panel trasero PCI Express PXIe-1092}

​La Figura 8 muestra que cada ranura tiene una conexión Gen 3 x8 a un conmutador y que el controlador del sistema tiene una conexión Gen3 x8 al primer segmento (Virtual Switch 0, que cubre las ranuras 2–4) y una conexión Gen 3 x16 al segundo segmento (Virtual Switch 1, que cubre las ranuras 5–9). Aquí hay un resumen rápido de algunas especificaciones relevantes de los manuales para varios chasis PXI Express:

^{​Tabla 3: Comparación de movimiento de datos del chasis NI PXIe}

Procesamiento de datos en el instrumento

​Muchos instrumentos NI cuentan con lógica integrada configurable como NI FlexRIO, así como dispositivos reconfigurables que pueden hacer FFT u otras formas de procesamiento inteligente de datos antes de mover los datos a través del bus PCI Express. Este preprocesamiento puede reducir en gran medida el ancho de banda necesario demandado al chasis y al controlador.

Transmisión entre pares

​Muchos de los instrumentos NI de mayor velocidad admiten la transmisión de datos directamente entre instrumentos sin pasar por la memoria del host o incluso salir de su segmento de bus PXI Express a través de una API llamada NI-P2P. El uso de NI-P2P puede ser muy útil cuando necesita realizar una gran cantidad de procesamiento de datos en tiempo real y los datos provienen de múltiples instrumentos, o cuando el instrumento de E/S no tiene suficiente procesamiento integrado en sí, pero un coprocesador NI PXI Express, como PXIe-7903 o PXIe-7915, sí lo tiene. Cuando NI-P2P es una buena solución para el sistema, es útil mantener los instrumentos que necesitan compartir datos entre sí en el mismo segmento del mismo chasis, ya que reduce la carga en los segmentos de bus vecinos e incurre en una menor sobrecarga de los conmutadores PCI Express. Véase Una introducción a la transmisión entre pares para más información.

FIFO de DMA a memoria del host

​Para los dispositivos que admiten acceso directo a memoria (DMA) a la memoria del host, DMA puede ser una manera muy útil de evitar cargar al procesador host para administrar toda la E/S de memoria en tiempo real. Normalmente, el host gestionaría directamente todas las escrituras y lecturas en la memoria, pero DMA permite al host establecer un enlace directo entre una parte asignada de la memoria y el dispositivo que necesita transmitir, por lo que la carga para el host se parece más a un paso de configuración único que a una operación de gestión de memoria continua. Esta estrategia puede tener una mejora profunda del rendimiento desacoplando la ejecución del software de aplicación de una gran parte de la sobrecarga del movimiento de datos.

En esta sección, revisaremos algunos ejemplos de sistemas de prueba junto con la justificación de los productos seleccionados para cada uno. 

Ejemplo de selección de señal mixta y DAQ

​Veamos un sistema de prueba de ejemplo y veamos cómo podríamos comenzar con las opciones de E/S y pasar de ahí a la selección de chasis y finalmente a las opciones de ranura para los dispositivos de E/S que estarán en el chasis seleccionado.

​Primero, hagamos una lista de los dispositivos de E/S en nuestro sistema de ejemplo junto con sus necesidades teóricas de rendimiento de datos. 

​La velocidad máxima de datos para un módulo viene dada por: 

​Elegiremos algunos recuentos de canales y velocidades arbitrarios en la Tabla 4 a modo de ejemplo.

^{​Tabla 4: Módulos mixtos de señal y DAQ PXI}

​Tenga en cuenta que las velocidades y los recuentos de canales se basan en la elección del diseñador del sistema en la aplicación, pero el ancho de datos y el tamaño del búfer integrado (llegaremos a esto en el siguiente paso) son especificaciones del módulo y/o controlador. 

​Por ejemplo, las especificaciones del PXIe-5423 declaran que la resolución DAC es de 16 bits.

^{​Figura 9: Especificaciones de salida analógica PXIe-5423}

​Nota: Por defecto, los módulos DAQ, como PXIe-6396, rellenan muestras de hasta 16 bits o 32 bits para latencia y rendimiento de sobrecarga. Por lo tanto, aunque el PXIe-6396 tiene muestras de resolución de 18 bits, utiliza 32 bits en el bus a menos que habilite la compresión integrada, lo que puede afectar a la latencia de la muestra.

​Para otro ejemplo, las especificaciones del PXIe-5172 indican que la memoria integrada (utilizada como búfer para las muestras) es de 1.5 GB para la versión de 8 canales.

^{​Figura 10: Especificaciones de memoria integrada PXIe-5172}

​Dado que algunos de estos dispositivos de E/S podrían generar grandes cantidades de rendimiento (más de 4 GB/s), sabemos que las velocidades de datos son potencialmente lo suficientemente grandes como para imponer requisitos estrictos a nuestra selección de chasis. Este requisito significa que tendremos que profundizar antes de resolver qué chasis encajan bien. Queremos tener de dos a tres veces más ancho de banda que el rendimiento máximo que el sistema requerirá (si es posible) para que podamos superar fácilmente la sobrecarga del bus y admitir futuras actualizaciones sin tener que rediseñar la arquitectura del sistema.

​El siguiente paso para entender las necesidades de movimiento de datos de esta aplicación es averiguar si alguno de estos dispositivos va a necesitar transmitir datos en esta aplicación. Por lo general, esto se resuelve en dos partes: en primer lugar, considerando si la duración de la adquisición/generación excederá el tamaño del búfer integrado del instrumento, y en segundo lugar, resolviendo si la aplicación requiere transmitir datos entre instrumentos con algún requisito de latencia particular.

​Para calcular el tamaño de un búfer necesario, tomamos cuánto tiempo necesitará ser la adquisición o generación de mayor duración y multiplicamos por la velocidad de datos máxima para determinar el tamaño del flujo de datos. Luego comparamos el tamaño de ese flujo de datos con el tamaño del búfer integrado en el dispositivo. Por ejemplo, si estamos usando PXIe-6569 para sesiones breves de 10 ms a la vez, entonces para las tasas que calculamos anteriormente, usaríamos 0.010 s × 5 GB/s = 50 MB para el búfer de salida y 0.010 s × 4 GB/s = 40 MB para el búfer de entrada. Eso totaliza 90 MB. El PXIe-6569 tiene 4 GB de DRAM integrada, por lo que a estas velocidades y recuentos de canales y durante una duración de 10 ms, la memoria integrada es suficiente en tamaño para servir como un búfer sin necesidad de preocuparse por el ancho de banda del bus PCI Express. Esencialmente, los datos de salida se precargarán o generarán en la FPGA de ese dispositivo y los datos de entrada se pueden transferir fuera del dispositivo cada vez que se complete la adquisición sin rebasar el búfer a bordo. En otras palabras, el panel trasero no necesita ser tan rápido como el instrumento, ya que puede mover los datos antes (para datos de escritura) o después (para datos de lectura). Sin embargo, si la duración de la adquisición/generación excede la capacidad de almacenamiento temporal a bordo, sabemos que nuestro panel trasero necesitará transmitir datos a velocidades para mantenerse al día con el instrumento. 

​Como se ha descrito anteriormente, también debemos considerar la latencia. ¿Tiene la aplicación la necesidad de transferir datos al host o a otro instrumento con algún requisito de latencia específico? Si hay un requisito de latencia, existe una buena posibilidad de que necesitemos transmitir datos en tiempo real entre el host y nuestro instrumento. Esa también sería una razón por la que el ancho de banda del panel trasero tendrá que mantenerse al día con el instrumento, incluso si tenemos suficiente capacidad de búfer que no nos preocuparía el ancho de banda de transmisión.

​Para este ejemplo, digamos que hemos evaluado el diseño y averiguado cuál de estos instrumentos se basa en la transmisión a través del panel trasero en tiempo real. 

^{​Tabla 5 Requisitos de transmisión para módulos PXI de señal mixta y DAQ}

​Además, debemos entender si estos flujos son simultáneos entre sí. Para este ejemplo, digamos que necesitan ser simultáneos. 

​En este punto, sabemos lo suficiente para poner requisitos en nuestra selección de chasis. Necesitamos un chasis que soporte al menos 2.9 GB/s de entrada y 2.5 GB/s de salida simultáneamente. Dado que la entrada y la salida son en gran medida independientes en la utilización del bus (hay alguna diferencia en la sobrecarga del bus, pero lo ignoraremos en este ejemplo), podemos centrar nuestro requisito en la tasa más exigente de 2.9 GB/s. Esto significa que lo ideal sería usar un chasis con un ancho de banda de ranura y de sistema máximo de dos o tres veces esa cifra, lo que sería de ~6–9 GB/s. Por lo tanto, estamos buscando un chasis con conexión Gen 3 x8 (que es de 8 GB/s) por ranura. Este criterio reduce nuestra lista de opciones para los chasis PXIe-1085, PXIe-1092 y PXIe-1095.  

​Dado que nuestra aplicación requiere 10 ranuras de instrumentación, eso excluye aún más el PXIe-1092, que solo tiene ocho ranuras para instrumentos. Por lo tanto, elegiríamos entre el PXIe-1085 y el PXIe-1095.

​Si la aplicación no requiriera transmisión a estas velocidades desde el PXIe-6593, eso podría ampliar nuestra lista de chasis adecuados para incluir el PXIe-1084 o el PXIe-1086, lo que sería suficiente para los 336 MB/s del PXIe-6396. 

​Si el sistema tuviera necesidades adicionales de transmisión simultánea, como tres unidades del PXIe-6593 de este ejemplo en lugar de solo una. Encajarían individualmente dentro de PCIe Gen 3 x8 por ranura pero sumados exceden la capacidad de un enlace Gen 3 x8 del segmento al controlador. Tendríamos que considerar cómo distribuir esos módulos intensivos en flujo de datos en múltiples segmentos y asegurarnos de que tenemos suficiente ancho de banda total para el controlador del sistema. En ese caso, necesitaríamos un chasis PXIe-1085 o PXIe-1095 y colocaríamos un PXIe-6593 en el segmento que tiene un enlace Gen 3 x8 con el controlador del sistema. Los otros dos irían al segmento que tiene el enlace Gen 3 x16 con el controlador del sistema.

Ejemplo DAQ

​Para otro ejemplo, veamos un sistema de DAQ enfocado en HIL centrado alrededor del NI PXIe-6357. Para este ejemplo, diremos que necesitamos 2,000 canales de entrada analógica, 10 canales de salida analógica y 120 canales de entrada digital estática y 80 canales de salida digital. También diremos que nuestra aplicación se ejecuta alrededor de una tasa de lazo de 1 ms. Por lo tanto, querremos muestrear a 1,000 Hz.

^{​Tabla 6 Recuentos de canales y velocidades de datos del sistema DAQ centrado en HIL}

​En este sistema de ejemplo, hay un gran número de canales, pero no una necesidad masiva de rendimiento de datos. Todas las entradas sumadas totalizan 4.15 MB/s y todas las salidas suman solo 0.12 MB/s. Este es un rendimiento lo suficientemente bajo como para utilizarse con cualquier chasis NI PXIe. 

​Sin embargo, dado que estamos usando el PXIe-6357 con la necesidad de 2,000 canales de entrada analógica, necesitaremos al menos 10 unidades de PXIe-6357, lo que nos empujaría hacia un chasis con al menos 10 ranuras disponibles para instrumentación.

​Basándonos en ese requisito, podemos elegir entre los chasis PXIe-1081, PXIe-1084, PXIe-1085, PXIe-1086 y PXIe-1095 y estar seguros de que podemos resolver las necesidades de movimiento de datos de la aplicación con cualquiera de esos modelos de chasis.

La elección de un chasis es un elemento clave del diseño del sistema de prueba modular. Para PXI, esto puede afectar a todo, desde el tamaño, la potencia disponible por ranura y las capacidades de sincronización y temporización, hasta la compatibilidad con módulos híbridos PXI, las condiciones de funcionamiento y las capacidades de movimiento de datos. El movimiento eficiente de datos dentro del chasis es fundamental para lograr un rendimiento confiable en los sistemas de prueba basados en PXI. 

Seleccionar el chasis PXI Express adecuado para el movimiento de datos requiere considerar tanto los módulos individuales en el sistema como el rendimiento total del sistema. Los ingenieros deben evaluar las necesidades de ancho de banda por ranura, comprender la distribución de segmentos y garantizar un ancho de banda del sistema suficiente para admitir todos los instrumentos que operarán simultáneamente. Igualmente importante es elegir un controlador PXI Express que coincida con las capacidades del chasis.

Para evitar cuellos de botella en el movimiento de datos, NI proporciona varias estrategias, como el equilibrio de carga entre segmentos PXI Express, el uso de transmisión entre pares (P2P) para la comunicación directa de instrumentos y el aprovechamiento del procesamiento integrado o basado en FPGA para descargar el manejo de datos del host.

Cuando se planifican correctamente, los sistemas PXI construidos sobre la plataforma modular NI proporcionan una base sólida para aplicaciones de prueba escalables y de alto rendimiento. 

Para seleccionar el chasis NI PXI adecuado para su aplicación:

• Utilice la página de la tienda de Chasis PXI para filtrar por Ancho de banda máximo del sistema.
• Para obtener una comparación completa de la cartera de chasis PXI, descargue el folleto de Chasis PXI.
• Si ya conoce el modelo de chasis, revise su página del producto.
• Para obtener diagramas detallados del panel trasero y especificaciones de ancho de banda, revise el Manual de usuario del modelo de chasis. Acceda a través de la página principal del producto del modelo > Documentación > General y uso > Manual de usuario > Descripción general del panel trasero > Ranuras periféricas híbridas.

Ofrecemos una cartera completa de chasis, controladores y módulos NI PXI Express, junto con el apoyo de expertos para ayudarle a diseñar sistemas que cumplan con las demandas de hoy y escalar para mañana. Explore nuestros recursos o conéctese con un ingeniero de NI para comenzar.

• Asesor PXI
• Más información sobre las ventajas del chasis NI PXI
• Más información sobre las ventajas del diseño de temporización y sincronización de NI PXI
• Acelere los flujos de trabajo de validación con un laboratorio modular flexible