Ventajas de la conversión analógica a digital Delta-Sigma

La arquitectura de hardware de un ADC delta-sigma (también conocido como sigma-delta) consiste en un integrador, un comparador y un convertidor digital-analógico (DAC) de 1 bit dispuestos en un bucle de retroalimentación negativa, como se muestra en la Figura 1. Un circuito integrador se alimenta con la suma de la señal de entrada y la salida negada del DAC. La salida del integrador es una señal de rampa cuya pendiente es proporcional a su entrada. La salida del integrador se compara con la señal de referencia del comparador para generar un 0 o 1. La salida binaria del comparador se sincroniza en el filtro de diezmado digital en cada borde del _{sobremuestreo} F del reloj de sobremuestreo ADC. Cada bit representa la dirección de la salida en rampa del integrador con respecto a la referencia del comparador y, después de múltiples iteraciones, el flujo de bits se asemeja al valor cuantificado de la señal de entrada. Esencialmente, el bucle de retroalimentación funciona de tal manera que la salida promedio del DAC coincide con la señal de entrada. El filtro de diezmado digital promedia el flujo de bits para emitir una muestra de n bits a la frecuencia de muestreo deseada F_s.

^{Figura 1: Un ADC delta-sigma (Δ -∑ ) consiste en un integrador, un comparador y un DAC de 1 bit.}

Los aspectos diferenciadores de los ADC delta-sigma son el uso de sobremuestreo junto con el filtrado por diezmado y la conformación del ruido de cuantificación.

Sobremuestreo

Los ADC Delta-sigma utilizan frecuencias de muestreo que son múltiplos grandes, como 128 veces la frecuencia de Nyquist de una señal dada, por ejemplo. Por ejemplo, para muestrear una señal de 25 kHz, una frecuencia de muestreo mayor que la frecuencia de Nyquist (por encima de 50 kHz) sería suficiente. Sin embargo, un ADC delta-sigma usando una tasa de sobremuestreo de 128 muestreará la señal a una frecuencia mucho mayor que la tasa de Nyquist. Este enfoque tiene varios beneficios, como un mejor anti-aliasing y una mayor resolución.

En el dominio de la frecuencia, el muestreo de una señal modula efectivamente el espectro de la señal de entrada con frecuencias portadoras que son múltiplos de la frecuencia de muestreo F_s (es decir, 0, F_s, 2F_s, 3 F_s, etc.). Para garantizar que estas versiones moduladas del espectro de la señal de entrada no se solapen, causando así el aliasing, la frecuencia de muestreo tiene que ser mayor que el doble de la componente de frecuencia máxima de la señal (es decir, 2F _max), la frecuencia de Nyquist. Por el contrario, si la señal de entrada tiene componentes de frecuencia por encima de F_s /2, también llamada frecuencia de Nyquist, estos componentes pueden alias en el rango de frecuencia sub-Nyquist, lo que dificulta la detección de señales de interés de entre los alias. Este efecto de aliasing se manifiesta como ruido y distorsión de señal.

Para evitar el aliasing, el frontend analógico de un dispositivo de adquisición de datos a menudo utiliza un filtro paso bajo analógico que atenúa los componentes de frecuencia mayores que la frecuencia de Nyquist, antes del muestreo por el ADC. Hay requisitos estrictos en tales filtros, ya que se espera que tengan características similares a paredes de ladrillo, que incluyen un desplazamiento brusco, banda de paso plana, etc. Con estas restricciones tan estrictas y el hecho de que tienen que implementarse como circuitos analógicos, estos filtros son complejos de diseñar y caros de fabricar.

^{Figura 2: El sobremuestreo relaja los requisitos de un filtro anti-aliasing analógico.}

Los ADC Delta-sigma relajan los requisitos de los filtros antialiasing analógicos sobremuestreando la señal de entrada, como se muestra en la Figura 2. A través del sobremuestreo, las versiones moduladas del espectro de la señal de entrada se separan aún más en el dominio de la frecuencia, lo que permite características graduales del filtro antisolapamiento, que hacen que la construcción del filtro antisolapamiento analógico sea mucho más simple. Los ADC Delta-sigma se componen principalmente de componentes digitales, lo que los hace aún más atractivos. Con una construcción principalmente digital, se pueden implementar en silicio y así aprovechar los avances en la tecnología VLSI de integración a muy gran escala.

Filtrado de diezmado digital

El flujo de bits del modulador delta-sigma se envía a un filtro de diezmado digital que promedia y submuestrea, produciendo así una muestra de n bits a la frecuencia de muestreo deseada, Fs. Este proceso de promediado tiene el efecto de filtrar paso bajo la señal en el dominio de la frecuencia, lo que atenúa el ruido de cuantificación y elimina los alias de la banda de interés. Este filtro de diezmado se construye generalmente para una respuesta de frecuencia extremadamente plana en la banda de paso y sin error de fase, un desplazamiento brusco cerca de la frecuencia de corte (aproximadamente 0,49 veces la frecuencia de muestreo Fs) y un excelente rechazo en la banda de detención, por lo que es muy eficaz en el antialiasing. Un filtro de diezmado digital se implementa típicamente como un filtro de Respuesta a Impulsos Finitos (FIR), como un filtro de peine, que es una forma rentable de implementar el diezmado.

Modelado de ruido de cuantificación

La conversión de una señal analógica en una señal digital introduce ruido en la señal, que se llama ruido de cuantificación. Para una sola muestra digital, el ruido es simplemente ± 1/2 LSB. Cuanto más pequeño sea el LSB, mayor será la resolución del ADC. Una mayor resolución implica un menor ruido de cuantificación o una mayor relación señal-ruido (SNR). La ecuación clásica que captura la relación entre la resolución del ADC y la SNR se ve en la ecuación 1, donde N es el número efectivo de bits de resolución del ADC.

SNR = 6,02N + 1,76 dB (Ecuación 1)

Sin embargo, ese no es el final de la historia. Un modulador delta-sigma se comporta como un filtro paso bajo para la señal y un filtro paso alto para el ruido de cuantificación, empujando así el ruido a regiones de mayor frecuencia, como se muestra en la Figura 3. Este fenómeno se llama modelado de ruido de cuantificación, y se aprovecha mediante el empleo de diezmado digital que filtra efectivamente la salida del modulador y elimina el ruido de cuantificación. La reducción de la potencia acústica en la banda de frecuencias de interés significa una mayor SNR o un mayor rango dinámico, ya que el suelo de ruido se ha reducido significativamente.

Esta mejora en la SNR debido al sobremuestreo se puede ver en la Ecuación 2, donde F_s es la frecuencia de muestreo, K es el factor de sobremuestreo y BW es el ancho de banda de la señal de entrada. Este aumento en la SNR resulta en un mayor número efectivo de bits de resolución ADC.

SNR = 6,02N + 1,76 + 10log (KF_s /2BW) dB (Ecuación 2)

La Figura 3 ilustra la configuración del ruido de cuantificación, que es una de las ventajas clave de los ADC delta-sigma.

^{Figura 3: El sobremuestreo da como resultado la configuración del ruido de cuantificación.}

National Instruments diseñó ADC delta-sigma de 24 bits en muchos de sus dispositivos DAQ de alto rendimiento (SC Express, dispositivos de adquisición dinámica de señales (DSA) PXI/PXIe y NI C Series) que tienen acondicionamiento de señal integrado para medir directamente sensores. Esto permite mediciones de alta resolución con la máxima precisión, debido a la formación de ruido y el filtrado.

En la familia SC Express, los módulos de entrada de puente NI PXIe-433x utilizan ADC delta-sigma de 24 bits para realizar mediciones muestreadas simultáneamente, basadas en medidores de deformación altamente precisos y puentes Wheatstone. Estos dispositivos se utilizan comúnmente para mediciones de deformación, carga y presión en aplicaciones de pruebas estructurales. NI PXIe-4353 aprovecha los ADC delta-sigma de 24 bits para realizar mediciones de termopares de precisión multiplexadas. El módulo de termopar se utiliza en una amplia variedad de aplicaciones con tamaños variables, así como sistemas de adquisición de datos de alto recuento de canales para aplicaciones, como la monitorización de cámaras de temperatura

La familia de productos DSA, a saber, NI PXI/PXIe-446x, PXI-447x, PXIe-448x, PXI/PXIe-449x y USB-443x, emplea ADC delta-sigma de 24 bits de alto rendimiento. Las aplicaciones de estos dispositivos incluyen análisis de señales de audio, acústica, vibración y análisis modal, y esencialmente cualquier aplicación que requiera muestreo simultáneo, gran rango dinámico (aproximadamente 110 dB), y ancho de banda amplio sin alias (DC a aproximadamente 0.45 veces la frecuencia de muestreo, Fs). 

Muchos módulos de la serie C también utilizan ADCs delta-sigma de 24 bits para realizar mediciones altamente precisas para una variedad de aplicaciones, incluyendo termopar (NI 9211, 9212, 9213), RTD (NI 9217), alta tensión y corriente (NI 9225, 9227, 9229, 9239, 9242, 9244), DSA (NI 9232, 9234), mediciones basadas en puente (NI 9235, 9236, 9237) y universal (NI 9219).

Compensación por retraso de filtro digital

A diferencia de otras tecnologías de convertidor, los ADC delta-sigma son de ejecución libre, lo que significa que la señal de entrada al ADC se muestrea continuamente incluso antes de que ocurra una condición de disparo. Además, debido al proceso de filtrado de diezmado digital, hay un retraso antes de que la señal de entrada se convierta en una muestra digital. Este retardo se especifica como el número de muestras que la señal de entrada adquirió antes de que se recibiera el disparador. Este retraso puede o no tener que ser compensado, dependiendo de si está utilizando un disparador digital o analógico.

Para simplificar el proceso de adquisición de datos de dispositivos NI utilizando ADC delta-sigma y correlacionando esos datos con los datos de otros módulos, varios dispositivos NI DSA y SC Express compensan este retraso de grupo.

• La salida del reloj de muestreo se genera en el punto en el tiempo en que la señal de entrada es válida en los pines de entrada del ADC. Al adquirir datos, la mayoría de los dispositivos NI DSA y SC Express generan un reloj de muestra, luego esperan a que se adquieran los datos asociados con ese reloj de muestra y luego devuelven esos datos. Como resultado, cualquier otra adquisición programada con este reloj de muestra se alinea con los datos devueltos.
• Cualquier disparador generado o recibido se interpreta en función de su relación con el reloj de muestra que se está generando. Por ejemplo, un disparador de inicio que inicia una adquisición da como resultado que los datos del siguiente reloj de muestra se devuelvan como el primer punto de la adquisición.
• Varios dispositivos NI DSA y SC Express tienen una función de eliminación de retardo de filtro que descarta automáticamente las muestras de retardo de filtro. Consulte el tema Eliminación del retraso del filtro en la Ayuda de DAQmx para obtener detalles sobre el hardware que admite esta característica.

Estas consideraciones de software le facilitan la sincronización del hardware NI DSA y SC Express con otros dispositivos sin programación adicional. Consulte la documentación del producto específica del dispositivo para obtener más información.

Los ADC Delta-sigma implementan sobremuestreo, filtrado de diezmado y modelado de ruido de cuantificación para lograr una alta resolución y un excelente filtrado antialiasing. Muchos dispositivos de medición de sensores SC Express, DSA y C Series de National Instruments aprovechan los ADC delta-sigma de 24 bits para mediciones de alto rendimiento.