From Friday, April 19th (11:00 PM CDT) through Saturday, April 20th (2:00 PM CDT), 2024, ni.com will undergo system upgrades that may result in temporary service interruption.
We appreciate your patience as we improve our online experience.
From Friday, April 19th (11:00 PM CDT) through Saturday, April 20th (2:00 PM CDT), 2024, ni.com will undergo system upgrades that may result in temporary service interruption.
We appreciate your patience as we improve our online experience.
El precio puede variar al añadir accesorios y servicios.
Contáctenos si tiene preguntas sobre precios.
El SDLC Toolkit for LabVIEW with Clock Recovery es un add-on de software que proporciona una biblioteca que contiene VIs de FPGA para transmisión (TX) y recepción (RX) de datos. Este add-on soporta codificación estándar, así como recuperación embebida de reloj. El add-on proporciona una biblioteca de controladores de LabVIEW FPGA que contiene dos VIs de FPGA; la comunicación de datos de un solo canal o múltiples canales se puede implementar con controladores adicionales. Puede usar los VIs para implementar cálculo de verificación de redundancia cíclica (CRC), corrección de errores de reenvío y acumulación o descarga de bits en FPGA. Además, el SDLC Toolkit for LabVIEW with Clock Recovery soporta un rango de razón de datos de 110 baudios a 10 Mbaudios con una razón de transferencia configurable.
Si su software es una suscripción, se renovará automáticamente al final del plazo, de acuerdo a los precios vigentes en ese momento. Entiendo que puedo cancelar mi suscripción antes de cada fecha de renovación. Contáctenos si tiene preguntas.