FIFO 비우기
- 업데이트 날짜:2023-02-17
- 2분 (읽기 시간)
FIFO 비우기
FIFO에서 데이터를 비우고 데이터를 수신자에 전송합니다.
DMA 타겟 대 호스트 FIFO의 경우, 수신자는 호스트입니다. 피어 대 피어 발신자 FIFO의 경우, 수신자는 피어 대 피어 수신자 FIFO입니다. 피어 대 피어 발신자 FIFO를 비울 때 피어 대 피어 스트림을 활성화해야 합니다. 그렇지 않으면 이 노드가 실행되어도 FIFO를 비우지 않습니다.
노트
[FIFO 비우기]는 반드시 [FIFO 읽기] 노드와 동일한 클럭 영역에 있어야 합니다. 그렇지 않으면, FPGA VI를 컴파일할 때 프로그램이 코드 생성 에러를 반환합니다.
입력/출력
참조 입력
FIFO에 대한 참조.
에러 입력
이 노드가 실행되기 전에 발생하는 에러 조건.
노드는 표준 에러 동작에 따라 이 입력에 반응합니다,
Default value: 에러 없음
참조 출력
FIFO에 대한 참조.
[FIFO 비우기] 노드를 사용하는 경우
- 높은 속도로 데이터를 전송하는 것보다 낮은 지연 시간이 더 중요한 경우, [FIFO 비우기] 노드를 사용합니다. [FIFO 비우기] 노드를 과도하게 사용하면 데이터 전송 속도가 느려질 수 있습니다.
-
[FIFO 쓰기] 노드가 핸드쉐이킹 인터페이스를 사용하는지 아니면 타임아웃 인터페이스를 사용하는지 여부에 관계없이 [FIFO 비우기] 노드를 사용하여 FIFO를 비울 수 있습니다. 예를 들어, 다음과 같은 경우에도 비우기가 작동합니다.
- [FIFO 비우기] 노드를 사용하는 경우 [FIFO 쓰기] 노드의 타임아웃? 출력은 참을 반환합니다.
- [FIFO 비우기] 노드를 사용하는 경우 [FIFO 쓰기] 노드의 입력 준비 출력은 거짓을 반환합니다.
동시에 비우기
다른 FIFO 비우기 작업이 진행 중일 때 [FIFO 비우기]를 사용하면, 두 가지 비우기 작업이 병합됩니다.