LabWindows/CVIトリガの経路設定

次の表は、NI DMMでサポートされている値を示します。

表 14. NIDMM_ATTR_MEAS_COMPLETE_DESTINATION
送信先 説明 デバイス
NI PXIe-408x NI PXI-407x NI PCI-4070 NI PXI-4065 NI PCI/PCIe/USB-4065
NIDMM_VAL_NONE(デフォルト) 割当先未指定
NIDMM_VAL_EXTERNAL AUXコネクタのピン6
NIDMM_VAL_PXI_TRIG0 PXIトリガライン0
NIDMM_VAL_PXI_TRIG1 PXIトリガライン1
NIDMM_VAL_PXI_TRIG2 PXIトリガライン2
NIDMM_VAL_PXI_TRIG3 PXIトリガライン3
NIDMM_VAL_PXI_TRIG4 PXIトリガライン4
NIDMM_VAL_PXI_TRIG5 PXIトリガライン5
NIDMM_VAL_PXI_TRIG6 PXIトリガライン6
NIDMM_VAL_PXI_TRIG7 PXIトリガライン7
NIDMM_VAL_LBR_TRIG0 PXI/SCXIコンボシャーシのローカルバス右トリガライン0 2
表 15. NIDMM_ATTR_TRIGGER_SOURCE
ソース 説明 デバイス
NI PXIe-408x NI PXI-407x NI PCI-4070 NI PXI-4065 NI PCI/PCIe/USB-4065
NIDMM_VAL_IMMEDIATE (デフォルト) トリガが指定されていません
NIDMM_VAL_EXTERNAL AUXコネクタのピン9
NIDMM_VAL_SOFTWARE_TRIG 「niDMM_SendSoftwareTrigger」が呼び出されるまで待つようにDMMを構成します。
NIDMM_VAL_PXI_TRIG0 PXIトリガライン0 1
NIDMM_VAL_PXI_TRIG1 PXIトリガライン1 1
NIDMM_VAL_PXI_TRIG2 PXIトリガライン2 1
NIDMM_VAL_PXI_TRIG3 PXIトリガライン3
NIDMM_VAL_PXI_TRIG4 PXIトリガライン4
NIDMM_VAL_PXI_TRIG5 PXIトリガライン5
NIDMM_VAL_PXI_TRIG6 PXIトリガライン6
NIDMM_VAL_PXI_TRIG7 PXIトリガライン7
NIDMM_VAL_PXI_STAR PXI STARトリガライン
NIDMM_VAL_LBR_TRIG1 PXI/SCXIコンボシャーシのローカルバス右トリガライン1 2
NIDMM_VAL_AUX_TRIG1 AUXコネクタのピン3
表 16. NIDMM_ATTR_SAMPLE_TRIGGER
ソース 説明 デバイス
NI PXIe-408x NI PXI-407x NI PCI-4070 NI PXI-4065 NI PCI/PCIe/USB-4065
NIDMM_VAL_IMMEDIATE (デフォルト) トリガが指定されていません
NIDMM_VAL_EXTERNAL AUXコネクタのピン9
NIDMM_VAL_SOFTWARE 「niDMM_SendSoftwareTrigger」が呼び出されるまで待つようにDMMを構成します。
NIDMM_VAL_INTERVAL 間隔トリガ
NIDMM_VAL_PXI_TRIG0 PXIトリガライン0 1
NIDMM_VAL_PXI_TRIG1 PXIトリガライン1 1
NIDMM_VAL_PXI_TRIG2 PXIトリガライン2 1
NIDMM_VAL_PXI_TRIG3 PXIトリガライン3
NIDMM_VAL_PXI_TRIG4 PXIトリガライン4
NIDMM_VAL_PXI_TRIG5 PXIトリガライン5
NIDMM_VAL_PXI_TRIG6 PXIトリガライン6
NIDMM_VAL_PXI_TRIG7 PXIトリガライン7
NIDMM_VAL_PXI_STAR PXI STARトリガライン
NIDMM_VAL_LBR_TRIG1 PXI/SCXIコンボシャーシのローカルバス右トリガライン1 2
NIDMM_VAL_AUX_TRIG1 AUXコネクタのピン3

1 ラインPXI_TRIG0、PXI_TRIG1、PXI_TRIG2は、NI PCI-4070上のデバイス相互接続を意味します。

2 この機能の使用上の制限については、「シャーシ」セクションを参照してください。