メモ 本コンテンツの日本語版は、便宜を図るために自動翻訳で提供されています。正確な最新情報については、英語版をご覧ください。

アプリケーションが以下の要件を満たす場合は、NI 9470を同じFPGAデバイスに接続されている他のモジュールと同期することができます。

  • モジュールが同じマスタタイムベースソースを使用
  • モジュールが集録を同時に開始
  • NI 9470の各チャンネルは、それぞれ独自のループ内にあるFPGA I/Oノードに配置する必要があります。

FPGA I/Oノードを使用してFPGA I/O項目を構成する前に、モジュールのFPGA I/O項目を作成してください。FPGA VIを以下の表のガイドラインを満たすように開発してください。

デルタシグマモジュールでは、複数のサンプリングレートを同期する必要があります。

表 465. FPGA VI開発ガイドライン
ガイドライン 詳細
マスタタイムベースソースを共有 モジュールがマスタタイムベースソースを共有するように構成します。
同期集録を開始
  • 同期するモジュールの開始チャンネルを使用してFPGA I/Oノードを構成します。
  • 各開始チャンネルにTRUEのブール定数を配線します。
  • すべての開始チャンネルが、同じFPGA I/Oノードにあることを確認します。同期していない場合、データは同期されません。
同期されたモジュールからデータを集録
  • 異なるデータレートで実行されるNI 9470の各チャンネルに個別のループを作成します。同じデータレートで実行するように構成されたチャンネルは、同じループ内にある場合と、別のループ内にある場合があります。
  • 異なるデータレートで実行するように構成されているチャンネルの場合、各ループでFPGA I/Oノードを構成します。同じデータレートで実行するように構成されたチャンネルの場合、すべてのチャンネルに1つのFPGA I/Oノードを構成するか、各チャンネルにFPGA I/Oノードを構成できます。同じループ内に異なるデータレート用に構成されたチャンネルを配置すると、LabVIEWはAIチャンネルのFPGA I/Oノードからはオーバーラン警告 (エラー65539)、AOチャンネルのFPGA I/Oノードからはアンダーフロー警告 (エラー65676) を返します。
  • FPGA I/Oノードから最初のデータポイントが返されるまでに遅延があります。遅延の長さは、各NI 9470チャンネルのデータレートとPWM除数によって異なります。
  • NI 9470と同期された他のDSAモジュールを同期する方法については、「複数のモジュールを同期する (FPGAインタフェース)」を参照してください。
複数のモジュールを同期する際の最大サンプリングレートを理解する —
表 466. 複数のサンプリングレートを同期する等式
12.8 MHz OCLK 13.1072 MHz OCLK 最初のチャンネルサンプリングまでの時間 (s)
3.200 kS/s 3.277 kS/s (14,472,838 + 4,000 * n) * (マスタタイムベース周期 ± 1 マスタタイムベース周期)
3.125 kS/s 3.200 kS/s (14,472,838 + 4,096 * n) * (マスタタイムベース周期 ± 1 マスタタイムベース周期)
2.560 kS/s 2.621 kS/s (14,472,838 + 5,000 * n) * (マスタタイムベース周期 ± 1 マスタタイムベース周期)
2.000 kS/s 2.048 kS/s (14,473,006 + 6,400 * n) * (マスタタイムベース周期 ± 1 マスタタイムベース周期)
メモ マスタタイムベース周期 = モジュールが使用する内部または外部クロックの周期（1/12.8 MHz または 1/13.072 MHz）。n = チャンネルPWN分周率。各データレート除数オプションで有効なn値については、PWM除数I/Oプロパティを参照してください。複数のモジュールを同期するその他のDSAモジュールは、12.8 MHz OCLKで3.125 kS/sまたは2.000 kS/s、または13.1072 MHz OCLKで3.200 kS/sまたは2.048 kS/sのデータレートのみと互換性があります。上記の式は、各チャンネルのPWM除数に基づいてNI 9470の各チャンネルに適用されます。