メモ 本コンテンツの日本語版は、便宜を図るために自動翻訳で提供されています。正確な最新情報については、英語版をご覧ください。

FPGA I/Oノード

このデバイスには、書き込みに設定したFPGA I/Oノードを使用してください。

ソフトウェア内の端子

FPGA I/Oノードを使用して、このデバイスの以下の端子にアクセスできます。

表 492. ソフトウェア内の端子
端子 説明
CHx チャンネルx (xはチャンネル番号)。NI 9481にはチャンネル0～3があります。
CH3:0 チャンネル0～3で構成されるデジタルポートです。
  • チャンネル3はビット3で返されます。
  • チャンネル0はビット0で返されます。

アービトレーション

FPGA I/Oプロパティダイアログボックスの上級コード生成ページで、このデバイスのチャンネルのアービトレーション設定を構成します。デフォルトのアービトレーション設定はアービトレーションなしです。

I/Oメソッド

このデバイスはI/Oメソッドをサポートしていません。

モジュールメソッド

FPGA I/Oメソッドノードを使用して、このデバイスの以下のモジュールメソッドにアクセスできます。

表 493. モジュールメソッド
Method 説明
ステータスを確認 モジュールが準備完了かどうかを示すブール値を返します。
メモ FPGA VI をリセットした後の最初の2秒間は、ステータスを確認メソッドのエラー端子が特定のエラーを正確に報告しない場合があります。

I/Oプロパティ

このデバイスはI/Oプロパティをサポートしていません。

モジュールプロパティ

FPGA I/Oプロパティノードを使用して、このデバイスの以下のモジュールプロパティにアクセスできます。

表 494. モジュールプロパティ
プロパティ 説明
モジュールID モジュールIDを返します。
シリアル番号 モジュール固有のシリアル番号を返します。
ベンダID NIのベンダID (0x1093) を返します。

シングルサイクルタイミングループ

このデバイスはシングルサイクルタイミングループをサポートしています。デバイスのチャンネルの出力データ用に同期するレジスタ数は、上級構成ダイアログボックスで設定します。

シングルサイクルタイミングループ内にあるモジュールは、デジタル出力を含むループが開始される前にデジタル出力の準備が完了している必要があります。ステータスを確認メソッドの準備完了出力をポーリングして、モジュールが準備完了かどうかを判断します。また、モジュールがデジタル出力操作を無視したり遅延される可能性があります。

シングルサイクルタイミングループ内のモジュールによるデジタル出力実行中は、プロパティの読み取り、モジュールのシャーシからの取り外しを行わないでください。これらを行うと、デジタル出力の実行が不可能になり、ステータスを確認メソッドの準備完了出力からFALSEが返されます。

FPGAターゲットクロックのサポート

このデバイスは、40 MHz、80 MHz、120 MHzなど、40 MHzの倍数であるトップレベルのFPGAターゲットクロックレートおよびシングルサイクルタイミングループクロックレートのみをサポートしています。