メモ 本コンテンツの日本語版は、便宜を図るために自動翻訳で提供されています。正確な最新情報については、英語版をご覧ください。
sbRIO CLIPジェネレータのクロック設定ページを使用して、以下の手順を実行します。
  • LabVIEW FPGAクロックラインに接続するピンを指定します。
  • NI sbRIOターゲット用にCLIPで追加のクロックリソースを予約します。
LabVIEW FPGAクロックラインにピンを接続するのに必要なVHDL論理がsbRIO CLIPジェネレータによって作成されます。
  1. 使用可能なピン制御で、ピンを選択します。
    クロック機能列で、ピンごとの構成を次から指定します。
    • なし—ピンはFPGAのクロック分配ネットワークに直接接続されません。
    • 単一領域—ピンはFPGAの特定の領域、またはピンバンクのクロック分配ネットワークに直接接続されます。
    • 複数領域—ピンはFPGA全体のクロック分配ネットワークに直接接続されます。
  2. クロック方向制御で、以下のオプションのいずれかを選択します。
  3. CLIPへ—LabVIEW FPGAからCLIPへクロック信号をエクスポートします。
  4. CLIPから—CLIPからLabVIEW FPGAへクロック信号をインポートします。
    5. メモ 最適なパフォーマンスを得るために、NIではFPGA内でこのクロックをCLIP設計がどの程度利用するかに応じて、単一リージョンまたは複数リージョンのクロック機能を持つピンを「CLIPから」クロックで使用するよう構成することを推奨しています。選択する領域が定かでない場合は、複数領域を選択してください。クロックに対応していないピンのクロックラインを構成することは可能ですが、このクロックでは、このピンからのパフォーマンスが低下する可能性があることを示唆する警告アイコンがsbRIO CLIPジェネレータで表示されます。
  5. 追加をクリックします。
    LabVIEWクロックの表に、作成したクロックラインの一覧が表示されます。
  6. From CLIPクロックを指定した場合は、クロックパラメータセクションで以下のオプションを構成します。これは、LabVIEW FPGAモジュールがクロック信号を正しく処理するために必要です。
  7. 周波数 (MHz)—クロック信号がサポートする周波数の最小値と最大値。クロック信号の周波数が固定されている場合は、最小値と最大値に同じ値を指定します。
  8. デューティーサイクル—クロック信号が高レベルとなる時間の割合の最小値と最大値。
  9. 確度 (PPM)—クロック信号が正常な動作条件下で指定された周波数から外れる可能性のある量をPPM（100万分の1）で指定します。
  10. ジッタ（ピコ秒）—任意のクロック周期と平均クロック周期との絶対差の許容値をピコ秒で指定します。ジッタは「周波数安定性」と呼ばれることもあります。
  11. 派生クロックをサポート—このオプションを有効にすると、sbRIO CLIPジェネレータはソースクロック準備完了信号と派生クロック有効信号を、CLIP用に生成されるVHDLファイルに追加します。
  12. CLIP設計にFPGAのクロック管理リソースが含まれている場合は、追加のクロックリソース予約セクションで以下のオプションを構成してください。
  13. MMCM—予約するミックスドモードクロックマネージャ（MMCM）リソースの数。
  14. BUFG—予約するグローバルクロックバッファ（BUFG）リソースの数。
  15. 上記の手順を繰り返して、CLIP用の追加クロックラインを作成します。
    作成したクロックラインをLabVIEWクロックテーブルにドラッグアンドドロップできます。
  16. 次へをクリックして、CLIP概要ページに進みます。
    CLIP概要ページを使用して、CLIP設計を完成させます。