PCIe-7846ベースクロック

ベースクロックは、ハードウェア内部に存在するデジタル信号であり、FPGAアプリケーションでクロックとして使用できます。以下の図は、PCIe-7846ベースクロックのクロック経路設定を示しています。

PCIe-7846は、LabVIEW FPGA VIの実行に使用される複数のベースクロックリソースを提供します。40 MHzオンボードクロックは、PLLを使用するデバイスFPGA内で生成されます。PLLソースはオンボード100 MHz発振器クロックです。

使用するデバイスで、以下のベースクロックリソースを使用できます。

40 MHzオンボードクロック

LabVIEW FPGAプロジェクトのデフォルトクロックは、40 MHzオンボードクロックです。このクロックは、LabVIEW FPGA VIを実行するトップレベルクロックとして使用できます。

外部クロックx

外部クロックは入力専用で、選択した周波数で実行するシングルサイクルタイミングループ (SCTL) のクロックソースとして使用できます。推奨される入力周波数範囲は、1～80 MHzです。外部クロックをトップレベルクロックとしては使用できません。外部クロック入力のソースは、安定したグリッチなしのクロックソースであることが必要です。コネクタ1には外部クロックが1つあります。