FPGA FIFOのまだ読み取られていない要素数を返します。このノードは、読み取り メソッドです。

を使用します。このメソッドをインボークする FIFOメソッドノード 。

入力/出力

オプション 説明
FIFO入力 FIFO入力はFIFOを指定します。

配線できます。FIFO制御器、FIFO定数、VI定義FIFO構成 ノード、または別のFIFOメソッドノードのFIFO出力端子を FIFO入力に接続し ます 。
FIFO出力 FIFO出力は、FIFO入力が配線されている場合、FIFO入力をそのまま返します。配線されていない場合は、FIFO出力はFIFOメソッドノードで指定したFIFOを返します。
読み取り可能要素数 読み取り可能要素数―FIFOから読み取るアプリケーションの残りの要素数を返します。

このメソッドが返す要素数は、FIFOに存在する実際の要素数以下です。

以下を使用できます。このメソッド のFIFOのタイプ :

  • ターゲット指定
  • VI定義
  • DMA
  • ピアツーピア

(Xilinx Vivado) このメソッドは、組込制御論理を持つFIFO、またはUltraRAMを使用して実装されたFIFOをサポートしていません。

このメソッドから返された値と書き込み可能要素数を取得 メソッドがFIFO内の要素の合計数以下です。このメソッドを使用することにより、読み取りメソッドがタイムアウトする前にFIFOで要素のバーストを検出し適切な処理を行うことができます。

メモ シングルサイクルタイミングループ内では、 書き込み可能要素数を取得および読み取り可能要素数を取得 FIFOメソッドは常に、読み取りまたは書き込みメソッドが実行される前のサイクルの開始時に利用可能な要素数を返します。