デジタル入力フィルタ

ハードウェアタイミングタスクを実行する際は、パラレルDIOモジュールのデジタル入力ラインでプログラム可能なデバウンスフィルタを有効にできます。フィルタ構成はモジュールのすべてのラインで同じである必要があります。フィルタが有効になると、コントローラはシャーシタイムベースから派生するユーザ構成フィルタクロックで入力をサンプリングします。これにより、パルスがシステム全体に伝達されるかどうかが決定します。ただし、フィルタを有効にすると入力信号にジッタが発生します。

NI-DAQmxでは、フィルタはフィルタを通る最小パルス幅 (Tp ) を設定することでプログラムします。これは、25 ns 単位できます。

適切なフィルタクロックがドライバによって選択されます。長さが1/2 Tp未満のパルスは拒否されます。また、長さが1/2 Tp～1 Tpのフィルタ動作は、入力信号に対するフィルタクロックの位相に応じて異なるため定義されていません。

次の図は、入力信号がLOWからHIGHに遷移する例を示しています。HIGHからLOWへの遷移も同様に発生します。

たとえば、入力端子がしばらくLOWレベルであるとします。その後、その入力端子がHIGHに変化する際に、何度かグリッチが発生するとします。フィルタクロックによって連続した立ち上がりエッジでHIGH信号がサンプリングされると、LOWからHIGHへの遷移が初めて回路の他の部分に伝播します。