광대역 IF 디지타이저로 RF 신호의 스트리밍 및 레코딩 문제 해결

개요

본 기술백서는 FPGA 칩이 내장된 광대역 IF 디지타이저의 다양한 성능을 RF 신호 스트리밍의 맥락에서 설명합니다. 광대역 신호 스트리밍, 가변 버스트 신호 레코딩, 협대역 신호 모니터링을 주제로 합니다.

목차

  1. 과제
  2. 광대역 스트리밍
  3. 협대역 스트리밍
  4. 위상 노이즈 고려 사항 및 개선 사항
  5. 결론

그림 1. 5 MHz–2 GHz 대역 신호의 예

위로

과제

확인 및 검증 테스트, 스펙트럼 감시, 다성상 GNSS, 소프트웨어 정의 리시버 등 다양한 분야에서 RF 신호를 수집, 리얼타임 처리 및 레코딩하는 작업이 요구되고 있습니다. 현대의 아날로그-디지털 컨버터(ADC) 기술은 직접 샘플링 리시버를 2 GHz 이상으로 작동시킬 수 있습니다. 이는 채널 간 긴밀한 동기화가 필요한 멀티채널 시스템의 리시버 아키텍처를 간소화합니다. 스펙트럼 감시, 초지평선 및 패시브 레이더, 안테나 측정을 위한 방향 탐지 시스템의 경우도 마찬가집니다.

더 빠른 스펙트럼 스캐닝과 새로운 유형의 레이더에 대한 수요가 증가함에 따라 즉각적으로 넓은 대역폭과 함께 리얼타임 신호 처리가 가능한 리시버가 필요해졌습니다.

RF 스트리밍 시스템은 일반적으로 고대역폭의 손실 없는 스트리밍과 협대역 스트리밍의 두 가지 형태로 분류됩니다. 첫 번째 유형은 가능한 모든 대역폭을 레코딩하며, 현대 어플리케이션에서 이것은 초당 기가바이트의 데이터가 2 GS/s 이상으로 샘플링된다는 의미가 있습니다. 능동형 레이더 시스템은 일반적으로 광대역 스트리밍을 활용합니다.

그러나 대부분의 유용한 정보는 특정 협대역에 집중되어 있기 때문에 등장한 것이 두 번째 유형의 스트리밍입니다. 협대역 스트리밍은 데이터 감소와 인라인 신호 처리를 지원합니다. 이러한 시스템은 여러 개의 중심 주파수로 비교적 좁은 대역을 점유하는 HDD 신호의 스트리밍을 요합니다.

패시브 레이더 어플리케이션으로 수집, 스트리밍 및 분석(레코딩)된 협대역 신호의 예는 국가에 따라 6 MHz에서 8 MHz의 대역폭이 특징이며 VHF/UHF 주파수 범위에 있는 DVB-T(지상파 디지털 비디오 방송) 또는 ATSC(고급 텔리비전 시스템 위원회) 트랜스미터에서 얻을 수 있습니다.

GNSS 다성상 리시버 테스트는 협대역 스트리밍의 또다른 예로서 GPS L5/L2와 GLONASS G1 및 G2 신호를 사용합니다. 사용자는 몇 MHz 이내의 신호에만 집중할 수도 있으나 이러한 신호의 간격은 수백 MHz에 이를 수 있습니다.

그림 2. 이 문서에서 다루는 스트리밍 어플리케이션의 분류

 

스트리밍 시스템은 이러한 광대역 신호를 수집한 후 다운컨버전, 데시메이션, 동등화, 교정을 진행해야 합니다. 이렇게 얻은 협대역 신호는 복조화와 디코딩, 추가 필터링, 증폭을 거쳐 HDD에 저장되거나 이러한 기능들이 결합됩니다.

하이 레벨의 일반 스트리밍과 채널라이징 어플리케이션은 그림 2와 같이 나눌 수 있습니다.

 

위로

광대역 스트리밍

광대역 스트리밍에 관한 과제를 효과적으로 이해하려면 먼저 IF 리시버의 기술 사양을 이해해야 합니다. 본 백서는 PXIe-5624R 모듈을 집중적으로 다룹니다. IF 리시버는 믹서, IF 리시버, LO의 신호 소스로 구성되는 벡터 신호 분석기의 일부입니다. 예시가 되는 벡터 신호 분석기의 아키텍처는 고성능 26.5 GHz 광대역 신호 분석기 PXIe-5668R 소개 기술백서에 설명되어 있습니다.

IF의 일반적인 주파수 범위는 5 MHz - 2 GHz, 대역폭은 800 MHz입니다(세부사항은 기술 사양 참조). 유한 대역 노이즈 (디더) 신호를 추가하면 ADC의 양자화 효과를 줄이고 스펙트럼 성능을 개선할 수 있으며 ADC는 최대 2 GSa/s에 12비트 분해능의 신호를 샘플링합니다. 온보드 FPGA는 이러한 샘플을 처리하고 PCI Express Gen 2x8을 통해 데이터를 기타 디바이스(PCI Express 컨트롤러, RAID)로 전송하며 이를 통해 이론적으로 최고 4 GB/s의 속도로 데이터를 스트리밍할 수 있습니다. 광대역 스트리밍 사례에서 FPGA는 들어오는 모든 데이터를 대상으로 1회의 디지털 다운컨버전(DDC)만을 수행하며, 이후 소개할 협대역 사례에서는 여러 차례의 독립적 다운컨버전을 수행합니다.


그림 3. PXIe-5624R IF 디지타이저의 블록 다이어그램

 

비트 패킹

광대역 스트리밍의 경우 PCI Express 버스에서 이론적으로 가능한 대역폭 뿐만 아니라 실질적 제한(동일한 버스를 통해 이동하는 메시지를 통제)도 고려해야 합니다. ADC로부터 받은 데이터가 12비트라 해도 PCI Express 버스를 통한 데이터 전송을 빠르고 간편하게 구현하려면 16비트 샘플을 하나씩 차례로 보내야 할 것입니다. 그러나 이러한 접근법은 이론적으로 PXIe-5624R 모듈에서 가능한 PCI Express 연결당 4 GB/s의 제한(샘플당 2바이트를 2 GS/s로 전송하는 것은 4 GB/s와 동일)이 있어 실제로 연속 스트리밍이 불가능합니다. 그러나 비트 패킹을 이용하면 문제를 해결할 수 있습니다. 비트 패킹은 4개의 12비트 샘플을 3개의 16비트로 패킹하므로, 데이터 속도를 4 GB/s에서 3 GB/s로 줄여 연속 데이터 스트리밍을 가능케 합니다.

 

모듈간 동기화

동일한 유형의 여러 모듈에서 연속 스트리밍을 해야 할 경우도 있습니다. 이러한 멀티채널 동기화 RF 시스템은 방향 탐지와 같은 어플리케이션을 구현합니다. 서로 다른 채널을 통해 들어오는 신호의 위상차를 분석하면 신호 소스의 방향을 판단할 수 있습니다.

이 경우 디지타이저는 동일한 참조 클럭에 고정됩니다. 기본적으로 이는 100 MHz PXI Express 백플레인 클럭입니다. 따라서 동기화는 여러 디바이스가 상호 10 ps 이내에서 보다 정밀하게, 동시에 수집을 시작할 수 있게 해줍니다. 그러나 동일한 온도에서는 실행 시마다 디지타이저 간 스큐를 동일하게 유지하여 스큐가 교정으로 개선될 수 있게 해야 합니다. 동기화는 타이밍 모듈 또는 외부 케이블 연결 없이도 작동합니다. 동기화는 PXI Express 백플레인에서 2개의 트리거 라인을 사용합니다.

 

버스트 모드

버스트 모드에서는 트리거 신호가 발생해야만 데이터가 호스트로 스트리밍됩니다. 트리거 신호는 PFI0 커넥터를 사용해 IF 디지타이저 보드로 직접 연결하거나 소프트웨어로 트리거할 수 있습니다. 사용자는 버스트 모드에서 다음과 같은 몇 가지 파라미터 구성이 가능하도록 FPGA 로직을 정의할 수 있습니다.

  • 레코드 길이 (Nx)
  • 레코드 기간 (Mx)
  • 트리거당 레코드 수
  • 트리거 이전 샘플 수

그림 4. 버스트 수집 시나리오 예시

이러한 버스트 시나리오는 가변 레코드 길이와 지연을 허용하도록 구현할 수 있습니다. 시나리오에 대한 설명은 호스트 머신에 정의하고 이후 FPGA로 스트리밍할 수 있습니다. 그러나 PFI0 신호가 125 MHz로 샘플링되기 때문에 트리거 신호가 생산하는 샘플은 불확실성은 약 8 ns입니다.

그림 5. PFI0를 125 MHz에서 샘플링함으로써 발생하는 트리거 불확실성

 

위로

협대역 스트리밍

협대역 스트리밍은 주로 GNSS 평가, 스펙트럼 모니터링, 패시브 레이더, 방향 탐지 어플리케이션에서 사용됩니다. 이 경우 사용자는 보다 크게 정의된 스펙트럼 구성요소 내 그리고 공간적으로 분산된 여러 안테나에서 오는 여러 개의 상대적 협대역 신호를 다룰 가능성이 높습니다.

이러한 신호는 동시에 수집되므로 기존의 스웹트 벡터 신호 분석기를 사용할 수 없습니다. 해당 문제는 관심 협대역 신호가 포함된 모든 광대역 신호를 수집하여 FPGA의 DDC로 분리함으로써 데이터 속도를 크게 줄이는 채널라이저로 해결할 수 있습니다.

 

디지털 다운컨버전

FPGA에는 병렬 구조 덕분에 수많은 DDC 논리 블록을 구현하여 여러 협대역 신호를 동시 분석할 수 있습니다. DDC의 첫 단계는 디지털 구적 믹서를 사용하여 디지타이저 범위 내에 있는 모든 주파수의 신호를 기저대역으로 전환하는 것입니다. 다음 단계는 (샘플 속도를 줄이는) 데시메이션입니다. 각 데시메이션 단계 이전의 프로그램 가능한 디지털 FIR 저역 통과 필터는 샘플 속도 감소 시 앨리어싱을 방지합니다. 사용자는 제거된 데이터를 위상 또는 구적으로 가져올 수 있습니다.

또한 다음과 같은 시스템 내 아날로그 불완전성의 디지털 교정을 위해 디지털 신호 처리를 수행할 수 있습니다.

  • 디지털 게인 - I 및 Q 신호 진폭을 디지털 제어
  • 디지털 오프셋 - I 및 Q 신호 오프셋을 디지털 제어
  • 동등화 - I/Q 데이터를 필터링해 디바이스의 아날로그 응답을 동등화
  • I/Q 결함 - I/Q 데이터를 정확하게 수정하거나 게인 불균형, 구적 비대칭, DC 오프셋 등의 I/Q 결함을 적용

PXIe-5624R 디바이스 및 Xilinx Kintex-7 XC7K410T는 37.5 MHz I/Q 속도로 최대 12개의 DDC 또는 93.75 MHz I/Q 속도로 최대 8개의 DDC에 사용할 수 있습니다(자세한 정보는 NI에 문의). 하위 대역은 RAID로 스트리밍하거나 호스트 머신에서 온라인으로 분석할 수 있습니다.

 

IF 리시버를 사용한 멀티안테나 DDC

위에 설명한 대로 여러 개의 디바이스는 여러 안테나로부터 수집하거나 방향 탐지 어플리케이션을 위해 동기화할 수 있습니다. 이 경우 사용자는 I/Q 속도가 지정된 중심 주파수를 최대 12개까지 정의하여 여러 개의 IF 모듈이 여러 개의 안테나로부터 받은 신호를 다운컨버팅하도록 할 수 있습니다. PXI Express 솔루션은 여러 PXIe-5624R ADC의 동기화를 간소화합니다.

  • 설정 가능한 파라미터는 다음과 같습니다.
  • 채널의 중심 주파수
  • 채널의 I/Q 속도
  • ADC 클럭 소스
  • 클럭 아웃
  • 버스트 크기 (버스트 수집용)
  • 샘플의 버스트 대기 시간
  • 필터 파라미터 형성

그림 6. 멀티모듈, 멀티채널 채널라이저 어플리케이션을 위한 예시 구성 윈도우

 

그림 7. 필터 파라미터 형성

 

그림 8. 위상 노이즈 감소를 위한 다양한 옵션

 

위로

위상 노이즈 고려 사항 및 개선 사항

PXIe-5624R IF 리시버의 개방형 아키텍처는 위상 노이즈를 최소한으로 유지하는 것이 중요한 어플리케이션에서 외부 클럭 신호를 사용할 수 있게 해줍니다. 사용자는 시스템 및 가용 예산에 따라 클럭킹 신호를 ADC로 제공하는 가장 효과적인 방법을 선택할 수 있습니다. 그림 8은 가능한 클럭 소싱의 다양한 구성을 나타냅니다. PXIe-6674T 모듈은 멀티모듈과 멀티섀시 시스템을 위해 개발된 타이밍 및 동기화 모듈(위상 노이즈는 그림 8에서 녹색으로 표시됨)이며 PXIe-5653은 저위상 노이즈 LO 생성기(그림 8에 파란색과 보라색으로 표시됨)입니다. PXIe-5653 모듈을 사용하면 위상 노이즈를 최저 수준으로 줄일 수 있고 PXIe-6674T를 사용하면 비용과 성능의 균형을 맞출 수 있습니다.

 

위로

결론

FPGA가 내장된 NI의 PXI 기반 IF 리시버(PXIe-5624R)는 레이더 테스트, GNSS 평가, 신속한 스펙트럼 모니터링, 방향 탐지와 같이 가장 까다로운 스트리밍 어플리케이션을 지원하는 강력한 디바이스입니다. 개방형 아키텍처와 PXI 플랫폼의 성능이 결합되어 위상 동기화 및 응집이 보장되며 여러 채널로 손쉽게 확장할 수 있습니다.

또한 사용자는 NI 모듈형 접근 방식을 통해 믹서, 스위치, 전력 증폭기/감쇠기, 프리셀렉터 모듈 등의 구성요소를 추가할 수 있습니다.

위로