Using Wideband IF Digitizers to Solve Challenges in Streaming and Recording RF Signals

개요

This paper describes various capabilities of wideband IF digitizers with built-in FPGA chips in the context of RF signal streaming. Topics include wideband signal streaming, variable burst signal recording, and narrowband signal monitoring.

Contents

Figure 1. Example Signals in 5 MHz–2 GHz Band

The Challenge

Many applications in verification and validation tests, spectrum surveillance, multiconstellation GNSS, and software-defined receivers require acquisition, real-time processing, and recording of RF signals. Modern analog-to-digital converter (ADC) technology enables direct sampling receivers operating at or above 2 GHz. This simplifies the architecture of the receivers, mainly in the case of multichannel systems, which require tight synchronization between channels. That is the case in direction finding systems for spectrum surveillance, over-the-horizon and passive radar, and antenna measurements.

Furthermore, the increasing demand for faster spectrum scanning and new types of radar requires receivers with wide instantaneous bandwidth and real-time signal processing.

Normally, current RF streaming systems take two forms: high-bandwidth, lossless streaming and narrowband streaming. The first type records all available bandwidth, which in modern applications implies gigabytes per second of data for systems sampling at 2 GS/s or higher. Active radar systems typically take advantage of wideband streaming.

Often, however, most of the useful information concentrates around a particular narrower band. This is where the second type of streaming comes in. Narrowband streaming enables data reduction and inline signal processing. Such systems require streaming to HDD signals that occupy relatively narrow bands with several central frequencies.

Example narrowband signals acquired, streamed, and analyzed (or recorded) by passive radar applications can originate from Digital Video Broadcasting—Terrestrial (DVB-T) or Advanced Television Systems Committee (ATSC) transmitters that are characterized by bandwidths of 6 MHz to 8 MHz, depending on the country, and are in VHF/UHF frequency ranges.

GNSS multiconstellation receiver tests are other examples for narrowband streaming, where the requirement is to use both GPS L5/L2 and GLONASS G1 and G2 signals. Users might focus their interest in signals that are only a few megahertz wide but that can be spaced even hundreds of megahertz apart.

Classification of Streaming Applications Covered in This Document

Figure 2. Classification of Streaming Applications Covered in This Document

 

After acquiring these wideband signals, these streaming systems require subsequent downconversion (shift in frequency), decimation, equalization, and calibration. The resulting narrowband signal then gets demodulated and decoded, further filtered, amplified, and stored to HDD or any combination of these functions.

At a high level, typical streaming and channelizing applications can be divided as figure 2 shows.

 

Wideband Streaming

광대역 스트리밍에 관한 과제를 효과적으로 이해하려면 먼저 IF 리시버의 기술 사양을 이해해야 합니다. 본 백서는 PXIe-5624R 모듈을 집중적으로 다룹니다. IF 리시버는 믹서, IF 리시버, LO의 신호 소스로 구성되는 벡터 신호 분석기의 일부입니다. 예시가 되는 벡터 신호 분석기의 아키텍처는 고성능 26.5 GHz 광대역 신호 분석기 PXIe-5668R 소개 기술백서에 설명되어 있습니다.

IF의 일반적인 주파수 범위는 5 MHz - 2 GHz, 대역폭은 800 MHz입니다(세부사항은 기술 사양 참조). 유한 대역 노이즈 (디더) 신호를 추가하면 ADC의 양자화 효과를 줄이고 스펙트럼 성능을 개선할 수 있으며 ADC는 최대 2 GSa/s에 12비트 분해능의 신호를 샘플링합니다. 온보드 FPGA는 이러한 샘플을 처리하고 PCI Express Gen 2x8을 통해 데이터를 기타 디바이스(PCI Express 컨트롤러, RAID)로 전송하며 이를 통해 이론적으로 최고 4 GB/s의 속도로 데이터를 스트리밍할 수 있습니다. 광대역 스트리밍 사례에서 FPGA는 들어오는 모든 데이터를 대상으로 1회의 디지털 다운컨버전(DDC)만을 수행하며, 이후 소개할 협대역 사례에서는 여러 차례의 독립적 다운컨버전을 수행합니다.


그림 3. PXIe-5624R IF 디지타이저의 블록 다이어그램

 

비트 패킹

광대역 스트리밍의 경우 PCI Express 버스에서 이론적으로 가능한 대역폭 뿐만 아니라 실질적 제한(동일한 버스를 통해 이동하는 메시지를 통제)도 고려해야 합니다. ADC로부터 받은 데이터가 12비트라 해도 PCI Express 버스를 통한 데이터 전송을 빠르고 간편하게 구현하려면 16비트 샘플을 하나씩 차례로 보내야 할 것입니다. 그러나 이러한 접근법은 이론적으로 PXIe-5624R 모듈에서 가능한 PCI Express 연결당 4 GB/s의 제한(샘플당 2바이트를 2 GS/s로 전송하는 것은 4 GB/s와 동일)이 있어 실제로 연속 스트리밍이 불가능합니다. 그러나 비트 패킹을 이용하면 문제를 해결할 수 있습니다. 비트 패킹은 4개의 12비트 샘플을 3개의 16비트로 패킹하므로, 데이터 속도를 4 GB/s에서 3 GB/s로 줄여 연속 데이터 스트리밍을 가능케 합니다.

 

모듈간 동기화

동일한 유형의 여러 모듈에서 연속 스트리밍을 해야 할 경우도 있습니다. 이러한 멀티채널 동기화 RF 시스템은 방향 탐지와 같은 어플리케이션을 구현합니다. 서로 다른 채널을 통해 들어오는 신호의 위상차를 분석하면 신호 소스의 방향을 판단할 수 있습니다.

이 경우 디지타이저는 동일한 참조 클럭에 고정됩니다. 기본적으로 이는 100 MHz PXI Express 백플레인 클럭입니다. 따라서 동기화는 여러 디바이스가 상호 10 ps 이내에서 보다 정밀하게, 동시에 수집을 시작할 수 있게 해줍니다. 그러나 동일한 온도에서는 실행 시마다 디지타이저 간 스큐를 동일하게 유지하여 스큐가 교정으로 개선될 수 있게 해야 합니다. 동기화는 타이밍 모듈 또는 외부 케이블 연결 없이도 작동합니다. 동기화는 PXI Express 백플레인에서 2개의 트리거 라인을 사용합니다.

 

버스트 모드

버스트 모드에서는 트리거 신호가 발생해야만 데이터가 호스트로 스트리밍됩니다. 트리거 신호는 PFI0 커넥터를 사용해 IF 디지타이저 보드로 직접 연결하거나 소프트웨어로 트리거할 수 있습니다. 사용자는 버스트 모드에서 다음과 같은 몇 가지 파라미터 구성이 가능하도록 FPGA 로직을 정의할 수 있습니다.

  • 레코드 길이 (Nx)
  • 레코드 기간 (Mx)
  • 트리거당 레코드 수
  • 트리거 이전 샘플 수

그림 4. 버스트 수집 시나리오 예시

이러한 버스트 시나리오는 가변 레코드 길이와 지연을 허용하도록 구현할 수 있습니다. 시나리오에 대한 설명은 호스트 머신에 정의하고 이후 FPGA로 스트리밍할 수 있습니다. 그러나 PFI0 신호가 125 MHz로 샘플링되기 때문에 트리거 신호가 생산하는 샘플은 불확실성은 약 8 ns입니다.

그림 5. PFI0를 125 MHz에서 샘플링함으로써 발생하는 트리거 불확실성

 

Narrowband Streaming

Narrowband streaming is often needed in GNSS validation, spectrum monitoring, passive radar, and direction finding applications. In such cases, users often are interested in multiple relatively narrowband signals that are within a defined, larger spectrum component and often coming from multiple spatially distributed antennas.

The strong requirement is that the signals are acquired simultaneously, which makes it impossible to use traditional, swept vector signal analyzers. The solution for such a challenge is called a channelizer—the application that acquires a wideband signal containing all narrowband signals of interest and then separates them using DDC on an FPGA, thereby significantly reducing data rates.

 

Digital Downconversion

Because of its parallel structure, it is possible to implement numerous DDC logic blocks on an FPGA, allowing for the simultaneous analysis of multiple narrowband signals. The first stage of DDC uses a digital quadrature mixer that shifts a signal to baseband from any frequency within the range of the digitizer. The next stage decimates (reduces the sample rate). Programmable digital FIR lowpass filters prior to each stage of decimation prevent aliasing when the sample rate is reduced. Users can retrieve the decimated data as in-phase and quadrature.

Additionally, users can perform digital signal processing for the digital correction of analog imperfections in the system such as:

  • Digital Gain—Digitally controls the I and Q signal amplitudes
  • Digital Offset—Digitally controls the I and Q signal offsets
  • Equalization—Filters the I/Q data to equalize the analog response of a device
  • I/Q Impairments—Modifies the I/Q data to correct or apply I/Q impairments such as gain imbalance, quadrature skew, or DC offset

One PXIe-5624R device with its Xilinx Kintex-7 XC7K410T can fit up to 12 DDCs with 37.5 MHz I/Q rates or 8 DDCs with 93.75 MHz I/Q rate (contact NI for details). Subbands can be streamed to RAID and/or analyzed online on the host machine.

 

Multiantenna DDC Using IF Receivers

As mentioned above, multiple PXIe-5624R devices can be synchronized for acquisition from multiple antennas, for example, for direction finding applications. In such cases, users can define up to 12 center frequencies with selected I/Q rates and multiple IF modules will downconvert signals from multiple antennas. The PXI Express solution simplifies the synchronization of the multiple PXIe-5624R ADCs.

  • The following parameters can be set in such case:
  • Channels’ center frequencies
  • Channels’ I/Q rate
  • ADC clock source
  • Clock out
  • Burst size (for burst acquisition)
  • Burst wait period in samples
  • Shaping filter’s parameter

Example Configuration Window for a Multimodule, Multichannel Channelizer Application

Figure 6. Example Configuration Window for a Multimodule, Multichannel Channelizer Application

 

Figure 7. Shaping Filter’s Parameters

 

Various Options for Phase Noise Reduction

Figure 8. Various Options for Phase Noise Reduction

 

Phase Noise Considerations and Improvements

The open architecture of the PXIe-5624R IF receivers allows for using external clock signals in applications where keeping the phase noise to a minimum plays a critical role. Users can choose the best way of providing clocking signals to ADC, depending on the requirement of the system and available budget. Figure 8 shows various possible configurations of clock sourcing. The PXIe-6674T module is a timing and synchronization module developed for multimodule, multichassis systems (phase noise marked with green on Figure 8), whereas PXIe-5653 is a low-phase noise LOs generator (marked with blue and purple on Figure 8). Lowest phase noise is achieved with the PXIe-5653 module, whereas PXIe-6674T is a compromise between cost and performance.

 

Conclusion

NI’s PXI-based IF receivers (PXIe-5624R) with built-in FPGAs are powerful devices that empower some of the most demanding streaming applications such as radar test, GNSS validation, agile spectrum monitoring, and direction finding. Their open architecture in combination with the power of the PXI platform allow for easy expansion into multiple channels with guaranteed phase synchronization and coherence.

Furthermore, the NI modular approach allows users to add components such as mixers (with central frequencies up to 26.5 GHz in PXI Express form factor or 72 GHz to 76 GHz radio head), switches, power amplifiers/attenuators, and preselector modules.