Nuevas Características en NI LabVIEW FPGA

ARRIBA

Nuevas Características en LabVIEW 2010

Nodo de Integración IP

El Nodo de Integración IP reemplaza al Nodo de Interfaz HDL como una manera de traer IP de terceros. Dirija el nodo a VHDL existente o utilice la compatibilidad integrada con el Xilinx Core Generator. Este nodo también crea un modelo de simulación automáticamente para el IP. Gracias a eso, usted puede simular el diagrama FPGA en la PC de desarrollo aún si tienen CoreGen o VHDL directo. Una vez que ha configurado el nodo, puede usar el IP como cualquier otro nodo de LabVIEW con entradas y salidas.

Nuevas Características de Compilación con Software de Torre de Servidores/en Nube y Especificaciones de Construcción

LabVIEW FPGA ahora utiliza especificaciones de construcción para mantener propiedades de compilación para un VI en particular. Esto le ayuda a organizar sus compilaciones y experimentar fácilmente con diferentes configuraciones de las herramientas Xilinx. National Instruments también lanzó un juego de herramientas que puede usar para crear una torre de servidores multimachine para descargar compilaciones de FPGA desde sus máquinas de desarrollo. NI está experimentando para incorporar esta tecnología en nube también. El Servicio de Compilación en Nube de LabVIEW FPGA, una característica beta para LabVIEW 2010, le ayuda a usar con facilidad máquinas dedicadas de alta capacidad para extensas compilaciones de FPGA .

Simulación Precisa para el Ciclo con ModelSim

LabVIEW 2010 puede exportar el diagrama de LabVIEW a un juego de archivos que usted puede analizar en software comercial de simulación. Al usar estos métodos, puede ejecutar simulaciones precisas para el ciclo de su sistema LabVIEW FPGA. Tome en cuenta que esta característica es para aquellos que tienen experiencia con ModelSim y otras herramientas de diseño de FPGA.

IP Nuevo y Mejorado

LabVIEW 2010 también tiene nuevo FPGA IP para estadísticas, tal como varianza y desviación estándar; una nueva multiplicación compleja; una multiplicación de matriz-vector; y una implementación completa para el bloque DSP48E MAC. El nuevo IP de memoria incluye una lectura de puerto doble y soporte de DRAM externo. Finalmente, hay mejoras de CLIP que incluyen un asistente de configuración para reemplazar creación XML y soporte genérico de VHDL.

Cable de Interfaz Principal Dinámica

Anteriormente, la interfaz FPGA era difícil de reutilizar debido a que el cable de referencia de FPFA era estrictamente clasificado al archivo de bits o VI. Para LabVIEW 2010, NI creó un cable de referencia dinámica que usted puede aplicar para fácilmente reutilizar subVIs que construyó con VIs de interfaz FPGA. Tenga en cuenta que el FGA VI aún tiene una conexión basada en nombre a los registros (controles e indicadores del panel frontal). Necesita asegurarse que estos nombres son reutilizables también al usar esta función. Además, puede usar el cable de legado estrictamente clasificado si es necesario.

ARRIBA

Nuevas Características en LabVIEW 2009

Recurso para Estimados Previos de Tamaño y Velocidad

En gran parte de los comentarios, los usuarios solicitaban mayor estimación del uso de recursos FPGA antes de esperar una compilación completa. Con LabVIEW 2009, el compilador muestra estimados previos de tamaño y velocidad de su diseño después del paso "synthesis" y le avisa cuando este reporte está listo.

Depuración de Violación de Tiempos con Identificación de Trayectoria Crítica

Cuando ocurre una violación de tiempo, comúnmente llamada "not meeting timing", puede ser difícil diagnosticar la trayectoria crítica y reducir las restricciones de tiempo al programar de manera más eficiente y añadir etapas de paso. Ahora, las violaciones de tiempo le brindan una ventana que muestra cada VI en la trayectoria crítica y características de ubicación del VI en el diagrama de bloques FPGA. La función examina subVIs para descubrir la fuente de una violación de tiempos.

Nuevos y Mejorados Matemática de Alto Rendimiento y Procesamiento de Señales IP

Los nuevos VIs matemáticos de alto rendimiento ofrecen nuevas funciones, como sin, cos y exponencial con el protocolo de alta velocidad que permite que las funciones se usen en un solo ciclo temporizado. No solo tiene nuevas funciones matemáticas, sino usted puede usarlas con otras funciones en una cadena de señales de alto rendimiento como Window, FFT y remuestreo.

Características de Integración

Hay dos funciones importantes en LabVIEW 2009, principalmente. Primero, NI ha exportado una Interfaz C para que usted pueda hablar con su programa LabVIEW FPGA ejecutado en hardware con C. La funcionalidad incluye registradores de lectura/escritura, DMA e interruptores. Segundo, LabVIEW 2009 tiene nuevos VIs de escala para ciertas funciones IP de FPGA. Por ejemplo, hay un VI que convierte los datos FFT originales en un espectro; un VI que prepara coeficientes para VIs de filtrado de FPGA; y un VI que toma frecuencia, amplitud y fase y regresa los valores para usarlos con VIs de generación de señales.

ARRIBA

Nuevas Características en LabVIEW 8.6

Simulación de Conducta Mejorada

Para desarrollo más eficiente, usted puede utilizar simulación de conducta mejorada para ejecutar el código en la PC de desarrollo y verificar la funcionalidad antes de la compilación. Además, en LabVIEW 8.6, usted puede usar los programas de LabVIEW que reafirman vectores de pruebas o valores interactivos a los nodos de E/S en el arreglo de compuerta programable en campo (FPGA). Capture las salidas para verificación y visualización del comportamiento FPGA, ejecute el servidor al mismo tiempo como el FPGA en la PC de desarrollo y obtenga registro simulado y transferencias DMA entre el FPGA simulado y código principal. Con estas nuevas características, usted puede crear una prueba para el código FPGA y simular el sistema completo sin tener que compilar para verificar la lógica.

FFT y Otras Nuevas IP

En LabVIEW 8.6, usted puede implementar FFT con ventanas en el FPGA. Esta es una de las características más solicitadas y NI ha proporcionado IP personalizada que pueda ejecutar FFT, FFT inverso y múltiples tamaños y múltiples configuraciones de rendimiento. NI también implementó funciones de muestreo racional, división, raíz cuadrada, filtros adaptados y manejo de desbordamiento de punto fijo.

Soporte de Punto Fijo

El tipo de dato de punto fijo ahora es soportado en casi cada entrada de función FPGA. Esto incluye soporte para memoria DMA, memoria, filtros, PID, FFT y toda la aritmética. Además, el tipo de datos de punto fijo ofrece una opción para añadir un bit de sobre flujo en el cable. National Instruments continuará mejorando el soporte de punto de punto fijo en el futuro para trabajar con objetivos que tienen restricciones de recursos.

IP a Nivel de Componente (CLIP)

CLIP es una nueva manera de importar y utilizar IP externo escrito en un lenguaje de descripción de hardware (HDL). Las implementaciones instaladas con CLIP ejecutan en paralelo con el diagrama de LabVIEW y usted los comunica a través de nodos de E/S creados por el usuario. Con algunos objetivos de hardware, usted puede usar CLIP para hablar directamente con pines de E/S. Las funciones de CLIP abren la plataforma FPGA para incluir todos los tipos de IP, los cuales serán mejores para ejecutar en paralelo que en flujo de datos como se ejecuta el actual Nodo de Interfaz de HDL.

ARRIBA

Características de LabVIEW 8.5

Asistente de Proyecto FPGA

El nuevo Asistente de Proyecto FPGA le ayuda a crear un proyecto de LabVIEW completo con el objetivo FPGA y E/S configurada y fácil de programar. Ya que puede enlazar directamente al Asistente FPGA, usted puede rápidamente generar código funcional para medidas de E/S analógica y digital, contador y codificador de cuadratura. El Asistente de Proyecto FPGA está mejorado con nuevas opciones DMA para FPGA y generación de código.

Control, Filtro y Generación de Señal IP

El Módulo LabVIEW FPGA 8.5 incluye nuevo IP en la paleta FPGA así como IP existente y mejorado para recurso mejorado usado en el FPGA.

Control - Incluido en el LabVIEW PID and Fuzzy Logic Toolkit, el bloque de algoritmo derivado proporcional integral (PID) en FPGA ahora funciona con múltiples canales, así usted puede tener un arreglo de canales en la misma lógica de PID en el FPGA. Esta mejora es especialmente importante para aplicaciones de muchos canales. El número de posibles canales ascendió de 8 a 256 para objetivos de 1M de compuertas. Además, la evaluación de un solo canal es tres veces más rápida y utiliza casi 20% menos recursos FPGA.

Filtrado - Todos los filtros también son compatibles con múltiples canales. Además, LabVIEW FPGA incluye un nuevo filtro notch, perfeccionando los filtros Butterworth de paso alto y de paso bajo.

Generación de señal - Además del generador de señal existente, LabVIEW FPGA ahora tiene un generador de forma cuadrada y generadores de ruido (Gaussian y blanco).

Características de Modularidad y Reutilización de Código

Controles de nombre de E/S - Ponga nodos de E/S, métodos y propiedades dentro de subVIs para especificar el objeto de E/S a través del cable.

Controles de reloj - Utilice un cable para especificar cual reloj, como una tarjeta o reloj derivado, para usarlo en un ciclo temporizado de un solo ciclo en particular.

Nodo mejorado - Envíe un nodo en cualquier parte en un diagrama de bloques para escapar del contexto de un ciclo. Los nodos pueden ser útiles para almacenamiento de estado sólido y ahora funcionar en cualquier parte, incluyendo subVIs.

Módulo LabVIEW Statechart

NI ahora ofrece diferentes maneras para programar FPGAs gráficamente. Varios diseñadores prefieren usar gráficos de estado para representar el sistema que desean construir. Con este nuevo módulo que soporta LabVIEW FPGA, los diseñadores no pueden representar sistemas basados en FPGA con gráficos de estado pero también programarlos con el mismo paradigma visual.

Soporte Inicial para Tipo de Datos de Punto Fijo

Hay un nuevo tipo de datos de punto fijo en LabVIEW que es especialmente útil para programación del FPGA. Anteriormente, LabVIEW FPGA únicamente soportaba números enteros. Sin embargo, con soporte para nuevos tipos de datos de punto fijo, usted puede obtener fracciones y tipos de datos con amplitud de bit arbitraria para programación del FPGA. LabVIEW 8.5 tiene soporte de punto fijo para un pequeño número de matemáticas primitivas y funciones de comparación. Las próximas versiones pueden ampliar el soporte para este tipo de datos importante.

ARRIBA

Nuevas Características en LabVIEW 8.2

Matemática FPGA y Análisis IP

El Módulo LabVIEW FPGA 8.2 proporciona nuevas funciones originales de análisis así usted puede reutilizar código para funcionalidades básicas de procesamiento de señales y control comunes con FPGAs. Esta nueva IP incluye:

• Medidas de corriente directa (DC) y RMS (root-mean-square) - miden los valores de DC, RMS, suma, media cuadrada y/o suma cuadrada de una señal
• Filtros Butterworth - filtran una señal de entrada usando un filtro Butterworth que es configurable usando este Express VI
• Medidas de periodo - calcula el periodo de una señal periódica muestreada uniformemente usando detección de cruce de umbral

ARRIBA

Asistente FPGA

Usted puede diseñar E/S de FPGA y temporización para sus aplicaciones inteligentes de adquisición de datos con el Asistente FPGA. Usando este asistente basado en configuración, usted puede seleccionar la temporización y sincronización entre su dispositivo FPGA y VI principal. Después de seleccionar su temporización, usted puede configurar su E/S analógica, digital, contador o codificador de cuadratura. Una vez que ha configurado su E/S, puede guardar su configuración y generar código básico FPGA y código principal. Usted puede incorporar código adicional para completar las funciones de su aplicación como algoritmos de control, registro de datos o red de datos.

Nueva VIs de Memoria

Con la nueva memoria de interfaz de lectura y escritura, usted puede tener acceso a los 80 KB de memoria en los dispositivos de compuertas de 1M y los 190 KB de memoria en los dispositivos de compuertas de 3M. Usted puede usar la memoria para almacenar datos para generación de forma de onda o registro de datos sin usar arreglos que utilizan compuertas FPGA de manera ineficiente.

ARRIBA

Características de LabVIEW 8.0

Proyecto de LabVIEW

Con un proyecto de LabVIEW, usted no solo puede concentrar y abrir VIs en LabVIEW para Windows, el Módulo LabVIEW FPGA, el Módulo LabVIEW Real-Time y otros módulos simultáneamente pero también desarrollar aplicaciones de LabVIEW FPGA. Como se muestra a continuación, usted puede usar un proyecto de LabVIEW para crear y administrar todos los recursos FPGA, incluyendo:

• VIs
• E/S FPGA
• Relojes personalizados
• Configuraciones de CompactRIO
• FPGA FIFOs

Transferencia de Datos por DMA

Las habilidades DMA del Módulo LabVIEW FPGA 8.0 eliminan limitaciones de rendimiento entre el dispositivo FPGA y servidor. Mientras los FPGAs en los dispositivos de E/S reconfigurable (RIO) pueden ejecutar rangos hasta 20 MHz, el rango de escritura de datos más rápido sin DMA es aproximadamente 1 MB/s. El Módulo LabVIEW FPGA 8.0 implementa DMA en todos los dispositivos de la Serie R y CompactRIO de National Instruments por lo menos un aumento 20 veces en rangos de escritura de datos entre el FPGA y una aplicación principal comparado a las otras implementaciones como usar solicitudes de interrupción.

DMA brinda un enlace directo de datos a RAM en la máquina principal. Dependiendo del procesador principal para escribir datos desde el dispositivo al servidor siempre lleva a latencias y causa una obstrucción de transferencia de datos. Usar solicitudes de interrupción también consume los ciclos de reloj del procesador y aumenta la carga total de un CPU principal. Con LabVIEW 8, usted gana más transferencias de datos eficientes del dispositivo al servidor y del servidor al dispositivo que pasan el CPU, creando un sistema de adquisición de datos de mayor rendimiento para todas las aplicaciones.

Para usar DMA, simplemente cree dos búfer de memoria - uno en memoria en el dispositivo FPGA y uno en la memoria en el procesador principal - y LabVIEW transfiere datos de manera eficiente y transparente en el bus PCI. El Módulo LabVIEW FPGA 8.0 utiliza FPGA FIFOs configurados para DMA para escribir y leer a la memoria DMA y utiliza métodos FPGA en el servidor para crear, escribir y leer desde la memoria principal. DMA mejora significativamente el hardware RIO para aplicaciones como adquisición de datos inteligente a búfer, escritura digital de dispositivos de comunicación, adquisición de datos portátil y monitoreo de condición de máquinas en línea.

E/S de FPGA de Clic-y-Arrastre

Con LabVIEW FPGA, usted puede rápidamente tener acceso a E/S de dispositivo RIO a través de funciones de E/S de dispositivo. (Sin embargo, las paletas de función de LabVIEW FPGA mencionadas en este documento son específicas de objetivos de ejecución FPGA disponibles únicamente al ser captados en un dispositivo FPGA.) El Módulo LabVIEW FPGA le brinda acceso directo de un solo punto a E/S analógica y digital en el hardware NI RIO. Con el Módulo LabVIEW FPGA 8.0, usted puede dar clic y arrastrar E/S directamente desde la ventana del proyecto de LabVIEW en el diagrama de bloques de su VI de FPGA.

El Módulo LabVIEW FPGA ofrece varias funciones de E/S de dispositivo, incluyendo:

• Entrada analógica
• Salida analógica
• Entrada digital
• Salida digital
• Entrada de puerto digital
• Salida de puerto digital
• Nodos de Método de E/S
• Nodo de Propiedad de E/S

ARRIBA

Características de LabVIEW 7.1

Ciclo Temporizado de un Solo Ciclo

La estructura del ciclo temporizado de LabVIEW ejecuta un ciclo en el periodo que usted especifique. Use el ciclo temporizado para desarrollar VIs con capacidades de temporización de múltiples rangos, temporización precisa y generación de retroalimentación en la ejecución del ciclo o para cambiar de manera dinámica las características de temporización o varios niveles de prioridad de ejecución. Lea un tutorial para más información en el ciclo temporizado. El ciclo temporizado de un solo ciclo de LabVIEW FPGA es un ciclo especializado con el cual usted puede desarrollar aplicaciones de LabVIEW FPGA tan eficiente como programación HDL con codificación a mano (en términos de velocidad y espacio). El ciclo temporizado de un solo ciclo es similar a un proceso sincronizado en VHDL. Todos los códigos LabVIEW en el ciclo es lógica combinada en el FPGA, donde las entradas son desde componentes como funciones de entrada digital, controles o registros y las salidas son funciones de salida digital, indicadores y registros. Es fácil aprovechar un ciclo temporizado de un solo ciclo - úselo como un ciclo While estándar.

El ciclo temporizado de un solo ciclo asegura que todos los códigos en el ciclo ejecuten un solo ciclo de reloj (25 ns). Como hay algunas limitaciones al ciclo temporizado de un solo ciclo, cómo asegurar que todo el código en él pueden ejecutarse en un ciclo de reloj, usarlo puede resultar en código extremadamente eficiente para ejecutar E/S digital y lógica simple y procesamiento de señales. Aprenda sobre las funciones del ciclo temporizado de un solo ciclo y nodos de E/S en LabVIEW FPGA.

Nodo de Interfaz de HDL

Usted puede integrar IP HDL existente directamente a un VI de LabVIEW FPGA usando el Nodo de Interfaz de HDL y representar este código como un solo bloque de función en LabVIEW. Usted después puede reutilizar este código en la misma aplicación o en otras aplicaciones usando el mismo bloque de función. Si usted tiene un código HDL para usar en un VI de FPGA, usted puede proporcionar código VHDL directamente en el Nodo de Interfaz HDL o referir a archivos .vhd externos en lugar de re escribir código en LabVIEW.

Diagrama de Bloques de LabVIEW para Integrar VHDL Personalizados

• Aprenda cómo puede integrar IP personalizado en VI de LabVIEW FPGA.
• Obtenga más información en el Nodo de Interfaz HDL.