Nuevas Características en NI LabVIEW FPGA
Nuevas Características en LabVIEW 8.6
Nuevas Características en LabVIEW 8.5
Nuevas Características en LabVIEW 8.2
Características de LabVIEW 8.0
Características de LabVIEW 7.1
Nuevas Características en LabVIEW 8.6Vea el Seminario Web "Qué Hay de Nuevo en LabVIEW FPGA 8.6" Simulación de Conducta MejoradaPara desarrollo más eficiente, usted puede utilizar simulación de conducta mejorada para ejecutar el código en la PC de desarrollo y verificar la funcionalidad antes de la compilación. Además, en LabVIEW 8.6, usted puede usar los programas de LabVIEW que reafirman vectores de pruebas o valores interactivos a los nodos de E/S en el arreglo de compuerta programable en campo (FPGA). Capture las salidas para verificación y visualización del comportamiento FPGA, ejecute el servidor al mismo tiempo como el FPGA en la PC de desarrollo y obtenga registro simulado y transferencias DMA entre el FPGA simulado y código principal. Con estas nuevas características, usted puede crear una prueba para el código FPGA y simular el sistema completo sin tener que compilar para verificar la lógica. 
FFT y Otras Nuevas IP
En LabVIEW 8.6, usted ahora puede implementar FFT con ventanas en el FPGA. Esta es una de las características más solicitadas y NI ha proporcionado IP personalizada que pueda ejecutar FFT, FFT inverso y múltiples tamaños y múltiples configuraciones de rendimiento. NI también promueve funciones de muestreo racional, raíz cuadrada, filtros adaptados y flujo de punto fijo. Soporte de Punto FijoEl tipo de dato de punto fijo ahora es soportado en casi cada entrada de función FPGA. Esto incluye soporte para memoria DMA, memoria, filtros, PID, FFT y toda la aritmética. Además, el tipo de datos de punto fijo ofrece una opción para añadir un bit de sobre flujo en el cable. NI continuará mejorando soporte de punto fijo en el futuro para combatir este reto de ingeniería necesario para trabajar con objetivos con restricciones de recursos. IP a Nivel de Componente (CLIP)IP a Nivel de Componente (CLIP) es una nueva manera de importar y utilizar IP externo escrito en un lenguaje de descripción de hardware (HDL). Las implementaciones instaladas con CLIP ejecutan en paralelo con el diagrama de LabVIEW y usted los comunica a través de nodos de E/S creados por el usuario. Con algunos objetivos de hardware, usted puede usar CLIP para hablar directamente con pines de E/S. Las funciones de CLIP abren la plataforma FPGA para incluir todos los tipos de IP, los cuales serán mejores para ejecutar en paralelo que en fijo de datos como se ejecuta el actual Nodo HDL. Características de LabVIEW 8.5Asistente de Proyecto FPGAEl nuevo Asistente de Proyecto FPGA le ayuda a crear un Proyecto de LabVIEW completo con el objetivo FPGA y E/S configurada y fácil de programar. Ya que puede enlazar directamente al Asistente FPGA, usted puede rápidamente generar código funcional para medidas de E/S analógica y digital, contador y codificador de cuadratura. El Asistente de Proyecto FPGA está mejorado con nuevas opciones DMA para FPGA y generación de código.
Control, Filtro y Generación de Señal IPEl Módulo LabVIEW FPGA 8.5 incluye nuevo IP en la paleta FPGA así como IP existente y mejorado para recurso mejorado usado en el FPGA.
Características de Modularidad y Reutilización de CódigoControles de nombre de E/S - Ponga nodos de E/S, métodos y propiedades dentro de subVIs especificando la E/S a través del cable. Controles de reloj - Utilice un cable para especificar cual reloj, como una tarjeta o reloj derivado, para usarlo en un ciclo temporizado de un solo ciclo en particular.
Nodo mejorado - Envíe un nodo en cualquier parte en un diagrama de bloques para escapar del contexto de un ciclo. Los nodos pueden ser muy útiles para almacenamiento de estado sólido y ahora funcionar en cualquier parte, incluyendo sub VIs. Módulo LabVIEW StatechartNI ahora ofrece diferentes maneras para programar FPGAs gráficamente. Varios diseñadores prefieren usar gráficos de estado para representar el sistema que desean construir. Con este nuevo módulo que soporta LabVIEW FPGA, los diseñadores no pueden representar sistemas basados en FPGA con gráficos de estado pero también programarlos con el mismo paradigma visual. Soporte Inicial para Tipo de Datos de Punto FijoHay un nuevo tipo de datos de punto fijo en LabVIEW que es especialmente útil para programación del FPGA. Anteriormente, LabVIEW FPGA únicamente soportaba números enteros. Sin embargo, con soporte para nuevos tipos de datos de punto fijo, los ingenieros pueden proporcionar fracciones y tipos de datos con amplitud de bit arbitraria para programación del FPGA. LabVIEW 8.5 tiene soporte de punto fijo para un pequeño número de matemáticas primitivas y funciones de comparación. Las próximas versiones pueden ampliar el soporte para este tipo de datos importante. Nuevas Características en LabVIEW 8.2Matemática FPGA y Análisis IPEl Módulo LabVIEW FPGA 8.2 proporciona nuevas funciones originales de análisis así usted puede reutilizar código para funcionalidades básicas de procesamiento de señales y control comunes con FPGAs. Esta nueva IP incluye:
Asistente FPGAUsted puede diseñar E/S de FPGA y temporización para sus aplicaciones DAQ inteligentes con el Asistente FPGA. Usando este asistente basado en configuración, usted puede seleccionar la temporización y sincronización entre su dispositivo FPGA y VI principal. Después de seleccionar su temporización, usted puede configurar su E/S analógica, digital, contador o codificador de cuadratura. Una vez configurado, usted puede guardar su configuración y generar código básico FPGA y código principal. Usted puede incorporar código adicional para completar las funciones de su aplicación como algoritmos de control, registro de datos o red de sus datos.
Nueva VIs de MemoriaCon la nueva memoria de interfaz de lectura y escritura, usted puede ahora tener acceso a los 80 KB de memoria en los dispositivos de compuertas de 1M y los 190 KB de memoria en los dispositivos de compuertas de 3M. Usted puede usar la memoria para almacenar datos para generación de forma de onda o registro de datos sin usar arreglos que utilizan compuertas FPGA de manera ineficiente. Características de LabVIEW 8.0Proyecto de LabVIEWCon el proyecto de LabVIEW, usted no solo puede concentrar y abrir VIs en LabVIEW para Windows, el Módulo LabVIEW FPGA, el Módulo LabVIEW Real-Time y otros módulos simultáneamente pero también desarrollar aplicaciones de LabVIEW FPGA. Como se muestra a continuación, usted puede usar el Proyecto de LabVIEW para crear y administrar todos los recursos FPGA incluyendo:
Transferencia de Datos por DMALas habilidades DMA del Módulo LabVIEW FPGA 8.0 eliminan limitaciones de rendimiento entre el dispositivo FPGA y servidor. Mientras los FPGAs en los dispositivos de E/S reconfigurable (RIO) pueden ejecutar rangos hasta 20 MHz, el rango de escritura de datos más rápido sin DMA es aproximadamente 1 MB/s. El Módulo LabVIEW FPGA 8.0 implementa DMA en todos los dispositivos de la Serie R y CompactRIO de National Instruments por lo menos un aumento 20 veces en ragos de escritura de datos entre el FPGA y una aplicación principal comparado a las otras implementaciones como usar solicitudes de interrupción. DMA brinda un enlace directo de datos a RAM en la máquina principal. Dependiendo del procesador principal para escribir datos desde el dispositivo al servidor siempre lleva a latencias y causa una obstrucción de transferencia de datos. Usar solicitidues de interrupción también consume los ciclos de reloj del procesador y aumenta la carga total de un CPU principal. Con LabVIEW 8, usted gana más transferencias de datos eficientes del dispositivo al servidor y del servidor al dispositivo que pasan el CPU, creando un sistema de adquisición de datos de mayor rendimeinto para todos las aplicaciones. Para usar DMA, simplemente cree dos búfer de memoria - uno en memoria en el dispositivo FPGA y uno en la memoria en el procesador principal - y LabVIEW transfiere datos de manera eficiente y transparente en el bus PCI. El Módulo LabVIEW FPGA 8.0 utilza FPGA FIFOs configurados para DMA para escribir y leer a la memoria DMA y utiliza métodos FPGA en el servidor para crear, escribir y leer desde la memoria principal. DMA mejora significativamente el hardware RIO para aplicaciones como adquisición de datos inteligente a búfer, dispositivos de comunicación digital de escritura, adquisición de datos portátil y monitoreo de condición de máquinas en línea.
E/S de FPGA de Clic-y-ArrastreCon LabVIEW FPGA, usted puede rápidamente tener acceso a E/S de dispositivo RIO a través de funciones de E/S de dispositivo. (Sin embargo, las paletas de función de LabVIEW FPGA mencionadas en este documento son específicas de objetivos de ejecución FPGA únicamente disponibles al ser captados en un dispositivo FPGA.) El Módulo LabVIEW FPGA le brinda acceso directo de un solo punto a E/S analógiva y digital en el hardware RIO de National Instruments. Con el Módulo LabVIEW FPGA 8.0, usted puede dar clic y arrastrar E/S directamente desde la ventana del Proyecto de LabVIEW en el diagrama de bloques de su VI de FPGA. El Módulo LabVIEW FPGA ofrece varias funciones de E/S de dispositivo, incluyendo:
Características de LabVIEW 7.1Ciclo Temporizado de un Solo CicloLa estructura del ciclo temporizado de LabVIEW ejecuta un ciclo en el periodo que usted especifique. Use el ciclo temporizado para desarrollar VIs con capacidades de temporización de múltiples rangos, temporización precisa y generación de retroalimentación en la ejecución del ciclo o para cambiar de manera dinámica las características de temporización o varios niveles de prioridad de ejecución. Lea un tutorial para más información en el ciclo temporizado. El ciclo temporizado de un solo ciclo de LabVIEW FPGA es un ciclo especializado con el cual usted puede desarrollar aplicaciones de LabVIEW FPGA tan eficiente como programación HDL con codificación a mano (en términos de velocidad y espacio). El ciclo temporizado de un solo ciclo es similar a un proceso sincronizado en VHDL. Todos los códigos LabVIEW en el ciclo es lógica combinada en el FPGA, donde las entradas son desde componentes como funciones de entrada digital, controles o registros y las salidas son funciones de salida digital, indicadores y registros. Es fácil aprovechar un ciclo temporizado de un solo ciclo - úselo como un ciclo estándar. El ciclo temporizado de un solo ciclo asegura que todos los códigos en el ciclo ejecuten un solo ciclo de reloj (25 ns). Como hay algunas limitaciones al ciclo temporizado de un solo ciclo, cómo asegurar que todo el código en él pueden ejecutarse en un ciclo de reloj, usarlo puede resultar en código extremadamente eficiente para ejecutar E/S digital y lógica simple y procesamiento de señales. Aprenda sobre las funciones del ciclo temporizado de un solo ciclo y nodos de E/S en LabVIEW FPGA. Nodo de Interfaz de HDLUsted puede integrar IP HDL existente directamente a un VI de LabVIEW FPGA usando el nodo de interfaz de HDL y representa este código como un solo bloque de función en LabVIEW. Usted después puede reutilizar este código en la misma aplicación o en otras aplicaciones usando el mismo bloque de función. Si usted tiene un código HDL para usar en un VI de FPGA, usted puede preoporcionar código VHDL directamente en el nodo de intefaz HDL o referir a archivos .vhd externos en lugar de re escribir código en LabVIEW.
Diagrama de Bloques de LabVIEW para Integrar VHDL Personalizados |
Cada versión del Módulo NI LabVIEW FPGA incluye nuevas características, la propiedad intelectual (IP) de FPGA o las funciones, mejoras en el rendimiento, arreglos de bugs programados y más. 
Control - Incluido en el PID Toolkit, el bloque de algoritmo derivado proporcional integral (PID) en FPGA ahora funciona con múltiples canales, así los usuarios pueden tener un arreglo de canales en el mismo PID lógico en el FPGA. Esta mejora es especialmente importante para aplicaciones de muchos canales. El número de posibles canales va desde 8 a 256 para 1 millón de objetivos. Además, la evaluación de un solo canal es tres veces más rápido y utiliza casi 20% menos recursos FPGA.
Filtrado - Todos los filtros también son compatibles con múltiples canales. Además, LabVIEW FPGA incluye un nuevo filtro notch, perfeccionando los filtros Butterworth de paso alto y de paso bajo.
Generación de Señal - Además del generador de señal existente, LabVIEW FPGA ahora tiene un generador de forma cuadrada y generadores de ruido (Gaussian y blanco).
